c8891cf2648141390d303398bec10acf8be8c512
[glsdk/dspdce.git] / platform / ti / dce / baseimage / custom_rsc_table_vayu_dsp.h
1 /*\r
2  * Copyright (c) 2013, Texas Instruments Incorporated\r
3  * All rights reserved.\r
4  *\r
5  * Redistribution and use in source and binary forms, with or without\r
6  * modification, are permitted provided that the following conditions\r
7  * are met:\r
8  *\r
9  * *  Redistributions of source code must retain the above copyright\r
10  *    notice, this list of conditions and the following disclaimer.\r
11  *\r
12  * *  Redistributions in binary form must reproduce the above copyright\r
13  *    notice, this list of conditions and the following disclaimer in the\r
14  *    documentation and/or other materials provided with the distribution.\r
15  *\r
16  * *  Neither the name of Texas Instruments Incorporated nor the names of\r
17  *    its contributors may be used to endorse or promote products derived\r
18  *    from this software without specific prior written permission.\r
19  *\r
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"\r
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,\r
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR\r
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR\r
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,\r
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,\r
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;\r
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,\r
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR\r
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
31  */\r
32  \r
33 /*\r
34  *  ======== custom_rsc_table_vayu_ipu.h ========\r
35  *\r
36  *  Define the VAYU/DRA7xx custom resource table entries for all IPU cores. This will be\r
37  *  incorporated into corresponding base images, and used by the remoteproc\r
38  *  on the host-side to allocated/reserve resources.\r
39  *\r
40  */\r
41 \r
42 #ifndef __CUSTOM_RSC_TABLE_VAYU_DSP_H__\r
43 #define __CUSTOM_RSC_TABLE_VAYU_DSP_H__\r
44 \r
45 #include <ti/ipc/remoteproc/rsc_types.h>\r
46 \r
47 /* DSP Memory Map */\r
48 #define L4_DRA7XX_BASE          0x4A000000\r
49 \r
50 /* L4_CFG & L4_WKUP */\r
51 #define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)\r
52 #define DSP_PERIPHERAL_L4CFG    0x4A000000\r
53 \r
54 #define L4_PERIPHERAL_L4PER1    0x48000000\r
55 #define DSP_PERIPHERAL_L4PER1   0x48000000\r
56 \r
57 #define L4_PERIPHERAL_L4PER2    0x48400000\r
58 #define DSP_PERIPHERAL_L4PER2   0x48400000\r
59 \r
60 #define L4_PERIPHERAL_L4PER3    0x48800000\r
61 #define DSP_PERIPHERAL_L4PER3   0x48800000\r
62 \r
63 #define L4_PERIPHERAL_L4EMU     0x54000000\r
64 #define DSP_PERIPHERAL_L4EMU    0x54000000\r
65 \r
66 #define L3_PERIPHERAL_DMM       0x4E000000\r
67 #define DSP_PERIPHERAL_DMM      0x4E000000\r
68 \r
69 \r
70 #define L3_PERIPHERAL_ISS       0x52000000\r
71 #define DSP_PERIPHERAL_ISS      0x52000000\r
72 \r
73 #define L3_TILER_MODE_0_1       0x60000000\r
74 #define DSP_TILER_MODE_0_1      0x60000000\r
75 \r
76 #define L3_TILER_MODE_2         0x70000000\r
77 #define DSP_TILER_MODE_2        0x70000000\r
78 \r
79 #define L3_TILER_MODE_3         0x78000000\r
80 #define DSP_TILER_MODE_3        0x78000000\r
81 \r
82 #define DSP_MEM_TEXT            0x95000000\r
83 #define DSP_MEM_IOBUFS          0x80000000\r
84 #define DSP_MEM_DATA            0x95100000\r
85 #define DSP_MEM_HEAP            0x95200000\r
86 \r
87 #define DSP_MEM_IPC_DATA        0x9F000000\r
88 #define DSP_MEM_IPC_VRING       0xA0000000\r
89 #define DSP_MEM_RPMSG_VRING0    0xA0000000\r
90 #define DSP_MEM_RPMSG_VRING1    0xA0004000\r
91 #define DSP_MEM_VRING_BUFS0     0xA0040000\r
92 #define DSP_MEM_VRING_BUFS1     0xA0080000\r
93 \r
94 #define DSP_MEM_IPC_VRING_SIZE  SZ_1M\r
95 #define DSP_MEM_IPC_DATA_SIZE   SZ_1M\r
96 \r
97 #define DSP_MEM_TEXT_SIZE       SZ_1M\r
98 \r
99 #define DSP_MEM_DATA_SIZE       SZ_1M\r
100 #define DSP_MEM_HEAP_SIZE       (SZ_1M * 3)\r
101 #define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)\r
102 \r
103 /*\r
104  * Assign fixed RAM addresses to facilitate a fixed MMU table.\r
105  * PHYS_MEM_IPC_VRING & PHYS_MEM_IPC_DATA MUST be together.\r
106  */\r
107 /* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */\r
108 \r
109 #define PHYS_MEM_IPC_VRING      0x95000000\r
110 #define PHYS_MEM_IOBUFS         0xBA300000\r
111 \r
112 /*\r
113  * Sizes of the virtqueues (expressed in number of buffers supported,\r
114  * and must be power of 2)\r
115  */\r
116 #define DSP_RPMSG_VQ0_SIZE      256\r
117 #define DSP_RPMSG_VQ1_SIZE      256\r
118 \r
119 /* flip up bits whose indices represent features we support */\r
120 #define RPMSG_DSP_C0_FEATURES   1\r
121 \r
122 struct my_resource_table {\r
123     struct resource_table base;\r
124 \r
125     UInt32 offset[18];  /* Should match 'num' in actual definition */\r
126 \r
127     /* rpmsg vdev entry */\r
128     struct fw_rsc_vdev rpmsg_vdev;\r
129     struct fw_rsc_vdev_vring rpmsg_vring0;\r
130     struct fw_rsc_vdev_vring rpmsg_vring1;\r
131 \r
132     /* text carveout entry */\r
133     struct fw_rsc_carveout text_cout;\r
134 \r
135     /* data carveout entry */\r
136     struct fw_rsc_carveout data_cout;\r
137     /* heap carveout entry */\r
138     struct fw_rsc_carveout heap_cout;\r
139 \r
140     /* ipcdata carveout entry */\r
141     struct fw_rsc_carveout ipcdata_cout;\r
142 \r
143     /* trace entry */\r
144     struct fw_rsc_trace trace;\r
145 \r
146     /* devmem entry */\r
147     struct fw_rsc_devmem devmem0;\r
148 \r
149     /* devmem entry */\r
150     struct fw_rsc_devmem devmem1;\r
151 \r
152     /* devmem entry */\r
153     struct fw_rsc_devmem devmem2;\r
154 \r
155     /* devmem entry */\r
156     struct fw_rsc_devmem devmem3;\r
157 \r
158     /* devmem entry */\r
159     struct fw_rsc_devmem devmem4;\r
160 \r
161     /* devmem entry */\r
162     struct fw_rsc_devmem devmem5;\r
163 \r
164     /* devmem entry */\r
165     struct fw_rsc_devmem devmem6;\r
166 \r
167     /* devmem entry */\r
168     struct fw_rsc_devmem devmem7;\r
169 \r
170     /* devmem entry */\r
171     struct fw_rsc_devmem devmem8;\r
172 \r
173     /* devmem entry */\r
174     struct fw_rsc_devmem devmem9;\r
175 \r
176     /* devmem entry */\r
177     struct fw_rsc_devmem devmem10;\r
178 \r
179     /* devmem entry */\r
180     struct fw_rsc_devmem devmem11;\r
181 };\r
182 \r
183 extern char ti_trace_SysMin_Module_State_0_outbuf__A;\r
184 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A\r
185 \r
186 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")\r
187 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)\r
188 \r
189 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {\r
190     1,      /* we're the first version that implements this */\r
191     18,     /* number of entries in the table */\r
192     0, 0,   /* reserved, must be zero */\r
193     /* offsets to entries */\r
194     {\r
195         offsetof(struct my_resource_table, rpmsg_vdev),\r
196         offsetof(struct my_resource_table, text_cout),\r
197         offsetof(struct my_resource_table, data_cout),\r
198         offsetof(struct my_resource_table, heap_cout),\r
199         offsetof(struct my_resource_table, ipcdata_cout),\r
200         offsetof(struct my_resource_table, trace),\r
201         offsetof(struct my_resource_table, devmem0),\r
202         offsetof(struct my_resource_table, devmem1),\r
203         offsetof(struct my_resource_table, devmem2),\r
204         offsetof(struct my_resource_table, devmem3),\r
205         offsetof(struct my_resource_table, devmem4),\r
206         offsetof(struct my_resource_table, devmem5),\r
207         offsetof(struct my_resource_table, devmem6),\r
208         offsetof(struct my_resource_table, devmem7),\r
209         offsetof(struct my_resource_table, devmem8),\r
210         offsetof(struct my_resource_table, devmem9),\r
211         offsetof(struct my_resource_table, devmem10),\r
212         offsetof(struct my_resource_table, devmem11),\r
213     },\r
214 \r
215     /* rpmsg vdev entry */\r
216     {\r
217         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,\r
218         RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },\r
219         /* no config data */\r
220     },\r
221     /* the two vrings */\r
222     { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },\r
223     { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },\r
224 \r
225     {\r
226         TYPE_CARVEOUT,\r
227         DSP_MEM_TEXT, 0,\r
228         DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",\r
229     },\r
230 \r
231     {\r
232         TYPE_CARVEOUT,\r
233         DSP_MEM_DATA, 0,\r
234         DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",\r
235     },\r
236 \r
237     {\r
238         TYPE_CARVEOUT,\r
239         DSP_MEM_HEAP, 0,\r
240         DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",\r
241     },\r
242 \r
243     {\r
244         TYPE_CARVEOUT,\r
245         DSP_MEM_IPC_DATA, 0,\r
246         DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",\r
247     },\r
248 \r
249     {\r
250         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",\r
251     },\r
252 \r
253     {\r
254         TYPE_DEVMEM,\r
255         DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,\r
256         DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",\r
257     },\r
258 \r
259     {\r
260         TYPE_DEVMEM,\r
261         DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,\r
262         DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",\r
263     },\r
264 \r
265     {\r
266         TYPE_DEVMEM,\r
267         DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,\r
268         SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",\r
269     },\r
270 \r
271     {\r
272         TYPE_DEVMEM,\r
273         DSP_TILER_MODE_2, L3_TILER_MODE_2,\r
274         SZ_128M, 0, 0, "DSP_TILER_MODE_2",\r
275     },\r
276 \r
277     {\r
278         TYPE_DEVMEM,\r
279         DSP_TILER_MODE_3, L3_TILER_MODE_3,\r
280         SZ_128M, 0, 0, "DSP_TILER_MODE_3",\r
281     },\r
282 \r
283     {\r
284         TYPE_DEVMEM,\r
285         DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,\r
286         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",\r
287     },\r
288 \r
289     {\r
290         TYPE_DEVMEM,\r
291         DSP_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,\r
292         SZ_2M, 0, 0, "DSP_PERIPHERAL_L4PER1",\r
293     },\r
294 \r
295     {\r
296         TYPE_DEVMEM,\r
297         DSP_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,\r
298         SZ_4M, 0, 0, "DSP_PERIPHERAL_L4PER2",\r
299     },\r
300 \r
301     {\r
302         TYPE_DEVMEM,\r
303         DSP_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,\r
304         SZ_8M, 0, 0, "DSP_PERIPHERAL_L4PER3",\r
305     },\r
306 \r
307     {\r
308         TYPE_DEVMEM,\r
309         DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,\r
310         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",\r
311     },\r
312 \r
313     {\r
314         TYPE_DEVMEM,\r
315         DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,\r
316         SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",\r
317     },\r
318 \r
319     {\r
320         TYPE_DEVMEM,\r
321         DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,\r
322         SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",\r
323     },\r
324 };\r
325 \r
326 #endif /* __CUSTOM_RSC_TABLE_VAYU_DSP_H__ */\r
327 \r