platform/ti/dce/baseimage/custom_rsc_table_vayu_dsp.h

   1 /*
   2  * Copyright (c) 2013, Texas Instruments Incorporated
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  *
   9  * *  Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  *
  12  * *  Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * *  Neither the name of Texas Instruments Incorporated nor the names of
  17  *    its contributors may be used to endorse or promote products derived
  18  *    from this software without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 /*
  34  *  ======== custom_rsc_table_vayu_ipu.h ========
  35  *
  36  *  Define the VAYU/DRA7xx custom resource table entries for all IPU cores. This will be
  37  *  incorporated into corresponding base images, and used by the remoteproc
  38  *  on the host-side to allocated/reserve resources.
  39  *
  40  */
  41
  42 #ifndef __CUSTOM_RSC_TABLE_VAYU_DSP_H__
  43 #define __CUSTOM_RSC_TABLE_VAYU_DSP_H__
  44
  45 #include <ti/ipc/remoteproc/rsc_types.h>
  46
  47 /* DSP Memory Map */
  48 #define L4_DRA7XX_BASE          0x4A000000
  49
  50 /* L4_CFG & L4_WKUP */
  51 #define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)
  52 #define DSP_PERIPHERAL_L4CFG    0x4A000000
  53
  54 #define L4_PERIPHERAL_L4PER1    0x48000000
  55 #define DSP_PERIPHERAL_L4PER1   0x48000000
  56
  57 #define L4_PERIPHERAL_L4PER2    0x48400000
  58 #define DSP_PERIPHERAL_L4PER2   0x48400000
  59
  60 #define L4_PERIPHERAL_L4PER3    0x48800000
  61 #define DSP_PERIPHERAL_L4PER3   0x48800000
  62
  63 #define L4_PERIPHERAL_L4EMU     0x54000000
  64 #define DSP_PERIPHERAL_L4EMU    0x54000000
  65
  66 #define L3_PERIPHERAL_DMM       0x4E000000
  67 #define DSP_PERIPHERAL_DMM      0x4E000000
  68
  69
  70 #define L3_PERIPHERAL_ISS       0x52000000
  71 #define DSP_PERIPHERAL_ISS      0x52000000
  72
  73 #define L3_TILER_MODE_0_1       0x60000000
  74 #define DSP_TILER_MODE_0_1      0x60000000
  75
  76 #define L3_TILER_MODE_2         0x70000000
  77 #define DSP_TILER_MODE_2        0x70000000
  78
  79 #define L3_TILER_MODE_3         0x78000000
  80 #define DSP_TILER_MODE_3        0x78000000
  81
  82 #define DSP_MEM_TEXT            0x95000000
  83 #define DSP_MEM_IOBUFS          0x80000000
  84 #define DSP_MEM_DATA            0x95200000
  85 #define DSP_MEM_HEAP            0x95400000
  86
  87 #define DSP_MEM_IPC_DATA        0x9F000000
  88 #define DSP_MEM_IPC_VRING       0xA0000000
  89 #define DSP_MEM_RPMSG_VRING0    0xA0000000
  90 #define DSP_MEM_RPMSG_VRING1    0xA0004000
  91 #define DSP_MEM_VRING_BUFS0     0xA0040000
  92 #define DSP_MEM_VRING_BUFS1     0xA0080000
  93
  94 #define DSP_MEM_IPC_VRING_SIZE  SZ_1M
  95 #define DSP_MEM_IPC_DATA_SIZE   SZ_1M
  96
  97 #define DSP_MEM_TEXT_SIZE       (SZ_1M * 2)
  98
  99 #define DSP_MEM_DATA_SIZE       (SZ_1M * 2)
 100 #define DSP_MEM_HEAP_SIZE       (SZ_1M * 40)
 101 #define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)
 102
 103 /*
 104  * Assign fixed RAM addresses to facilitate a fixed MMU table.
 105  * PHYS_MEM_IPC_VRING & PHYS_MEM_IPC_DATA MUST be together.
 106  */
 107 /* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */
 108
 109 #define PHYS_MEM_IPC_VRING      0x99800000
 110 #define PHYS_MEM_IOBUFS         0xBA300000
 111
 112 /*
 113  * Sizes of the virtqueues (expressed in number of buffers supported,
 114  * and must be power of 2)
 115  */
 116 #define DSP_RPMSG_VQ0_SIZE      256
 117 #define DSP_RPMSG_VQ1_SIZE      256
 118
 119 /* flip up bits whose indices represent features we support */
 120 #define RPMSG_DSP_C0_FEATURES   1
 121
 122 struct my_resource_table {
 123     struct resource_table base;
 124
 125     UInt32 offset[18];  /* Should match 'num' in actual definition */
 126
 127     /* rpmsg vdev entry */
 128     struct fw_rsc_vdev rpmsg_vdev;
 129     struct fw_rsc_vdev_vring rpmsg_vring0;
 130     struct fw_rsc_vdev_vring rpmsg_vring1;
 131
 132     /* text carveout entry */
 133     struct fw_rsc_carveout text_cout;
 134
 135     /* data carveout entry */
 136     struct fw_rsc_carveout data_cout;
 137     /* heap carveout entry */
 138     struct fw_rsc_carveout heap_cout;
 139
 140     /* ipcdata carveout entry */
 141     struct fw_rsc_carveout ipcdata_cout;
 142
 143     /* trace entry */
 144     struct fw_rsc_trace trace;
 145
 146     /* devmem entry */
 147     struct fw_rsc_devmem devmem0;
 148
 149     /* devmem entry */
 150     struct fw_rsc_devmem devmem1;
 151
 152     /* devmem entry */
 153     struct fw_rsc_devmem devmem2;
 154
 155     /* devmem entry */
 156     struct fw_rsc_devmem devmem3;
 157
 158     /* devmem entry */
 159     struct fw_rsc_devmem devmem4;
 160
 161     /* devmem entry */
 162     struct fw_rsc_devmem devmem5;
 163
 164     /* devmem entry */
 165     struct fw_rsc_devmem devmem6;
 166
 167     /* devmem entry */
 168     struct fw_rsc_devmem devmem7;
 169
 170     /* devmem entry */
 171     struct fw_rsc_devmem devmem8;
 172
 173     /* devmem entry */
 174     struct fw_rsc_devmem devmem9;
 175
 176     /* devmem entry */
 177     struct fw_rsc_devmem devmem10;
 178
 179     /* devmem entry */
 180     struct fw_rsc_devmem devmem11;
 181 };
 182
 183 extern char ti_trace_SysMin_Module_State_0_outbuf__A;
 184 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
 185
 186 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
 187 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
 188
 189 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
 190     1,      /* we're the first version that implements this */
 191     18,     /* number of entries in the table */
 192     0, 0,   /* reserved, must be zero */
 193     /* offsets to entries */
 194     {
 195         offsetof(struct my_resource_table, rpmsg_vdev),
 196         offsetof(struct my_resource_table, text_cout),
 197         offsetof(struct my_resource_table, data_cout),
 198         offsetof(struct my_resource_table, heap_cout),
 199         offsetof(struct my_resource_table, ipcdata_cout),
 200         offsetof(struct my_resource_table, trace),
 201         offsetof(struct my_resource_table, devmem0),
 202         offsetof(struct my_resource_table, devmem1),
 203         offsetof(struct my_resource_table, devmem2),
 204         offsetof(struct my_resource_table, devmem3),
 205         offsetof(struct my_resource_table, devmem4),
 206         offsetof(struct my_resource_table, devmem5),
 207         offsetof(struct my_resource_table, devmem6),
 208         offsetof(struct my_resource_table, devmem7),
 209         offsetof(struct my_resource_table, devmem8),
 210         offsetof(struct my_resource_table, devmem9),
 211         offsetof(struct my_resource_table, devmem10),
 212         offsetof(struct my_resource_table, devmem11),
 213     },
 214
 215     /* rpmsg vdev entry */
 216     {
 217         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
 218         RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
 219         /* no config data */
 220     },
 221     /* the two vrings */
 222     { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },
 223     { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },
 224
 225     {
 226         TYPE_CARVEOUT,
 227         DSP_MEM_TEXT, 0,
 228         DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",
 229     },
 230
 231     {
 232         TYPE_CARVEOUT,
 233         DSP_MEM_DATA, 0,
 234         DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",
 235     },
 236
 237     {
 238         TYPE_CARVEOUT,
 239         DSP_MEM_HEAP, 0,
 240         DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",
 241     },
 242
 243     {
 244         TYPE_CARVEOUT,
 245         DSP_MEM_IPC_DATA, 0,
 246         DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",
 247     },
 248
 249     {
 250         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",
 251     },
 252
 253     {
 254         TYPE_DEVMEM,
 255         DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
 256         DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",
 257     },
 258
 259     {
 260         TYPE_DEVMEM,
 261         DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,
 262         DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",
 263     },
 264
 265     {
 266         TYPE_DEVMEM,
 267         DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,
 268         SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",
 269     },
 270
 271     {
 272         TYPE_DEVMEM,
 273         DSP_TILER_MODE_2, L3_TILER_MODE_2,
 274         SZ_128M, 0, 0, "DSP_TILER_MODE_2",
 275     },
 276
 277     {
 278         TYPE_DEVMEM,
 279         DSP_TILER_MODE_3, L3_TILER_MODE_3,
 280         SZ_128M, 0, 0, "DSP_TILER_MODE_3",
 281     },
 282
 283     {
 284         TYPE_DEVMEM,
 285         DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
 286         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",
 287     },
 288
 289     {
 290         TYPE_DEVMEM,
 291         DSP_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,
 292         SZ_2M, 0, 0, "DSP_PERIPHERAL_L4PER1",
 293     },
 294
 295     {
 296         TYPE_DEVMEM,
 297         DSP_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,
 298         SZ_4M, 0, 0, "DSP_PERIPHERAL_L4PER2",
 299     },
 300
 301     {
 302         TYPE_DEVMEM,
 303         DSP_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,
 304         SZ_8M, 0, 0, "DSP_PERIPHERAL_L4PER3",
 305     },
 306
 307     {
 308         TYPE_DEVMEM,
 309         DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
 310         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",
 311     },
 312
 313     {
 314         TYPE_DEVMEM,
 315         DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
 316         SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",
 317     },
 318
 319     {
 320         TYPE_DEVMEM,
 321         DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,
 322         SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",
 323     },
 324 };
 325
 326 #endif /* __CUSTOM_RSC_TABLE_VAYU_DSP_H__ */
 327