Modified Memory Map in Resource table.
[glsdk/dspdce.git] / platform / ti / dce / baseimage / custom_rsc_table_vayu_dsp.h
index c8891cf2648141390d303398bec10acf8be8c512..c28912722f433920a74e869b733b56c53e4c2e3c 100644 (file)
-/*\r
- * Copyright (c) 2013, Texas Instruments Incorporated\r
- * All rights reserved.\r
- *\r
- * Redistribution and use in source and binary forms, with or without\r
- * modification, are permitted provided that the following conditions\r
- * are met:\r
- *\r
- * *  Redistributions of source code must retain the above copyright\r
- *    notice, this list of conditions and the following disclaimer.\r
- *\r
- * *  Redistributions in binary form must reproduce the above copyright\r
- *    notice, this list of conditions and the following disclaimer in the\r
- *    documentation and/or other materials provided with the distribution.\r
- *\r
- * *  Neither the name of Texas Instruments Incorporated nor the names of\r
- *    its contributors may be used to endorse or promote products derived\r
- *    from this software without specific prior written permission.\r
- *\r
- * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"\r
- * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,\r
- * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR\r
- * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR\r
- * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,\r
- * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,\r
- * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;\r
- * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,\r
- * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR\r
- * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
- * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
- */\r
\r
-/*\r
- *  ======== custom_rsc_table_vayu_ipu.h ========\r
- *\r
- *  Define the VAYU/DRA7xx custom resource table entries for all IPU cores. This will be\r
- *  incorporated into corresponding base images, and used by the remoteproc\r
- *  on the host-side to allocated/reserve resources.\r
- *\r
- */\r
-\r
-#ifndef __CUSTOM_RSC_TABLE_VAYU_DSP_H__\r
-#define __CUSTOM_RSC_TABLE_VAYU_DSP_H__\r
-\r
-#include <ti/ipc/remoteproc/rsc_types.h>\r
-\r
-/* DSP Memory Map */\r
-#define L4_DRA7XX_BASE          0x4A000000\r
-\r
-/* L4_CFG & L4_WKUP */\r
-#define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)\r
-#define DSP_PERIPHERAL_L4CFG    0x4A000000\r
-\r
-#define L4_PERIPHERAL_L4PER1    0x48000000\r
-#define DSP_PERIPHERAL_L4PER1   0x48000000\r
-\r
-#define L4_PERIPHERAL_L4PER2    0x48400000\r
-#define DSP_PERIPHERAL_L4PER2   0x48400000\r
-\r
-#define L4_PERIPHERAL_L4PER3    0x48800000\r
-#define DSP_PERIPHERAL_L4PER3   0x48800000\r
-\r
-#define L4_PERIPHERAL_L4EMU     0x54000000\r
-#define DSP_PERIPHERAL_L4EMU    0x54000000\r
-\r
-#define L3_PERIPHERAL_DMM       0x4E000000\r
-#define DSP_PERIPHERAL_DMM      0x4E000000\r
-\r
-\r
-#define L3_PERIPHERAL_ISS       0x52000000\r
-#define DSP_PERIPHERAL_ISS      0x52000000\r
-\r
-#define L3_TILER_MODE_0_1       0x60000000\r
-#define DSP_TILER_MODE_0_1      0x60000000\r
-\r
-#define L3_TILER_MODE_2         0x70000000\r
-#define DSP_TILER_MODE_2        0x70000000\r
-\r
-#define L3_TILER_MODE_3         0x78000000\r
-#define DSP_TILER_MODE_3        0x78000000\r
-\r
-#define DSP_MEM_TEXT            0x95000000\r
-#define DSP_MEM_IOBUFS          0x80000000\r
-#define DSP_MEM_DATA            0x95100000\r
-#define DSP_MEM_HEAP            0x95200000\r
-\r
-#define DSP_MEM_IPC_DATA        0x9F000000\r
-#define DSP_MEM_IPC_VRING       0xA0000000\r
-#define DSP_MEM_RPMSG_VRING0    0xA0000000\r
-#define DSP_MEM_RPMSG_VRING1    0xA0004000\r
-#define DSP_MEM_VRING_BUFS0     0xA0040000\r
-#define DSP_MEM_VRING_BUFS1     0xA0080000\r
-\r
-#define DSP_MEM_IPC_VRING_SIZE  SZ_1M\r
-#define DSP_MEM_IPC_DATA_SIZE   SZ_1M\r
-\r
-#define DSP_MEM_TEXT_SIZE       SZ_1M\r
-\r
-#define DSP_MEM_DATA_SIZE       SZ_1M\r
-#define DSP_MEM_HEAP_SIZE       (SZ_1M * 3)\r
-#define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)\r
-\r
-/*\r
- * Assign fixed RAM addresses to facilitate a fixed MMU table.\r
- * PHYS_MEM_IPC_VRING & PHYS_MEM_IPC_DATA MUST be together.\r
- */\r
-/* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */\r
-\r
-#define PHYS_MEM_IPC_VRING      0x95000000\r
-#define PHYS_MEM_IOBUFS         0xBA300000\r
-\r
-/*\r
- * Sizes of the virtqueues (expressed in number of buffers supported,\r
- * and must be power of 2)\r
- */\r
-#define DSP_RPMSG_VQ0_SIZE      256\r
-#define DSP_RPMSG_VQ1_SIZE      256\r
-\r
-/* flip up bits whose indices represent features we support */\r
-#define RPMSG_DSP_C0_FEATURES   1\r
-\r
-struct my_resource_table {\r
-    struct resource_table base;\r
-\r
-    UInt32 offset[18];  /* Should match 'num' in actual definition */\r
-\r
-    /* rpmsg vdev entry */\r
-    struct fw_rsc_vdev rpmsg_vdev;\r
-    struct fw_rsc_vdev_vring rpmsg_vring0;\r
-    struct fw_rsc_vdev_vring rpmsg_vring1;\r
-\r
-    /* text carveout entry */\r
-    struct fw_rsc_carveout text_cout;\r
-\r
-    /* data carveout entry */\r
-    struct fw_rsc_carveout data_cout;\r
-    /* heap carveout entry */\r
-    struct fw_rsc_carveout heap_cout;\r
-\r
-    /* ipcdata carveout entry */\r
-    struct fw_rsc_carveout ipcdata_cout;\r
-\r
-    /* trace entry */\r
-    struct fw_rsc_trace trace;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem0;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem1;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem2;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem3;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem4;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem5;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem6;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem7;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem8;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem9;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem10;\r
-\r
-    /* devmem entry */\r
-    struct fw_rsc_devmem devmem11;\r
-};\r
-\r
-extern char ti_trace_SysMin_Module_State_0_outbuf__A;\r
-#define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A\r
-\r
-#pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")\r
-#pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)\r
-\r
-struct my_resource_table ti_ipc_remoteproc_ResourceTable = {\r
-    1,      /* we're the first version that implements this */\r
-    18,     /* number of entries in the table */\r
-    0, 0,   /* reserved, must be zero */\r
-    /* offsets to entries */\r
-    {\r
-        offsetof(struct my_resource_table, rpmsg_vdev),\r
-        offsetof(struct my_resource_table, text_cout),\r
-        offsetof(struct my_resource_table, data_cout),\r
-        offsetof(struct my_resource_table, heap_cout),\r
-        offsetof(struct my_resource_table, ipcdata_cout),\r
-        offsetof(struct my_resource_table, trace),\r
-        offsetof(struct my_resource_table, devmem0),\r
-        offsetof(struct my_resource_table, devmem1),\r
-        offsetof(struct my_resource_table, devmem2),\r
-        offsetof(struct my_resource_table, devmem3),\r
-        offsetof(struct my_resource_table, devmem4),\r
-        offsetof(struct my_resource_table, devmem5),\r
-        offsetof(struct my_resource_table, devmem6),\r
-        offsetof(struct my_resource_table, devmem7),\r
-        offsetof(struct my_resource_table, devmem8),\r
-        offsetof(struct my_resource_table, devmem9),\r
-        offsetof(struct my_resource_table, devmem10),\r
-        offsetof(struct my_resource_table, devmem11),\r
-    },\r
-\r
-    /* rpmsg vdev entry */\r
-    {\r
-        TYPE_VDEV, VIRTIO_ID_RPMSG, 0,\r
-        RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },\r
-        /* no config data */\r
-    },\r
-    /* the two vrings */\r
-    { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },\r
-    { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },\r
-\r
-    {\r
-        TYPE_CARVEOUT,\r
-        DSP_MEM_TEXT, 0,\r
-        DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",\r
-    },\r
-\r
-    {\r
-        TYPE_CARVEOUT,\r
-        DSP_MEM_DATA, 0,\r
-        DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",\r
-    },\r
-\r
-    {\r
-        TYPE_CARVEOUT,\r
-        DSP_MEM_HEAP, 0,\r
-        DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",\r
-    },\r
-\r
-    {\r
-        TYPE_CARVEOUT,\r
-        DSP_MEM_IPC_DATA, 0,\r
-        DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",\r
-    },\r
-\r
-    {\r
-        TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,\r
-        DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,\r
-        DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,\r
-        SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_TILER_MODE_2, L3_TILER_MODE_2,\r
-        SZ_128M, 0, 0, "DSP_TILER_MODE_2",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_TILER_MODE_3, L3_TILER_MODE_3,\r
-        SZ_128M, 0, 0, "DSP_TILER_MODE_3",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,\r
-        SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,\r
-        SZ_2M, 0, 0, "DSP_PERIPHERAL_L4PER1",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,\r
-        SZ_4M, 0, 0, "DSP_PERIPHERAL_L4PER2",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,\r
-        SZ_8M, 0, 0, "DSP_PERIPHERAL_L4PER3",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,\r
-        SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,\r
-        SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",\r
-    },\r
-\r
-    {\r
-        TYPE_DEVMEM,\r
-        DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,\r
-        SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",\r
-    },\r
-};\r
-\r
-#endif /* __CUSTOM_RSC_TABLE_VAYU_DSP_H__ */\r
-\r
+/*
+ * Copyright (c) 2013, Texas Instruments Incorporated
+ * All rights reserved.
+ *
+ * Redistribution and use in source and binary forms, with or without
+ * modification, are permitted provided that the following conditions
+ * are met:
+ *
+ * *  Redistributions of source code must retain the above copyright
+ *    notice, this list of conditions and the following disclaimer.
+ *
+ * *  Redistributions in binary form must reproduce the above copyright
+ *    notice, this list of conditions and the following disclaimer in the
+ *    documentation and/or other materials provided with the distribution.
+ *
+ * *  Neither the name of Texas Instruments Incorporated nor the names of
+ *    its contributors may be used to endorse or promote products derived
+ *    from this software without specific prior written permission.
+ *
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
+ * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
+ * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
+ * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
+ * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
+ * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
+ * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
+ * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
+ * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
+ * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
+ * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
+ */
+
+/*
+ *  ======== custom_rsc_table_vayu_ipu.h ========
+ *
+ *  Define the VAYU/DRA7xx custom resource table entries for all IPU cores. This will be
+ *  incorporated into corresponding base images, and used by the remoteproc
+ *  on the host-side to allocated/reserve resources.
+ *
+ */
+
+#ifndef __CUSTOM_RSC_TABLE_VAYU_DSP_H__
+#define __CUSTOM_RSC_TABLE_VAYU_DSP_H__
+
+#include <ti/ipc/remoteproc/rsc_types.h>
+
+/* DSP Memory Map */
+#define L4_DRA7XX_BASE          0x4A000000
+
+/* L4_CFG & L4_WKUP */
+#define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)
+#define DSP_PERIPHERAL_L4CFG    0x4A000000
+
+#define L4_PERIPHERAL_L4PER1    0x48000000
+#define DSP_PERIPHERAL_L4PER1   0x48000000
+
+#define L4_PERIPHERAL_L4PER2    0x48400000
+#define DSP_PERIPHERAL_L4PER2   0x48400000
+
+#define L4_PERIPHERAL_L4PER3    0x48800000
+#define DSP_PERIPHERAL_L4PER3   0x48800000
+
+#define L4_PERIPHERAL_L4EMU     0x54000000
+#define DSP_PERIPHERAL_L4EMU    0x54000000
+
+#define L3_PERIPHERAL_DMM       0x4E000000
+#define DSP_PERIPHERAL_DMM      0x4E000000
+
+
+#define L3_PERIPHERAL_ISS       0x52000000
+#define DSP_PERIPHERAL_ISS      0x52000000
+
+#define L3_TILER_MODE_0_1       0x60000000
+#define DSP_TILER_MODE_0_1      0x60000000
+
+#define L3_TILER_MODE_2         0x70000000
+#define DSP_TILER_MODE_2        0x70000000
+
+#define L3_TILER_MODE_3         0x78000000
+#define DSP_TILER_MODE_3        0x78000000
+
+#define DSP_MEM_TEXT            0x95000000
+#define DSP_MEM_IOBUFS          0x80000000
+#define DSP_MEM_DATA            0x95200000
+#define DSP_MEM_HEAP            0x95400000
+
+#define DSP_MEM_IPC_DATA        0x9F000000
+#define DSP_MEM_IPC_VRING       0xA0000000
+#define DSP_MEM_RPMSG_VRING0    0xA0000000
+#define DSP_MEM_RPMSG_VRING1    0xA0004000
+#define DSP_MEM_VRING_BUFS0     0xA0040000
+#define DSP_MEM_VRING_BUFS1     0xA0080000
+
+#define DSP_MEM_IPC_VRING_SIZE  SZ_1M
+#define DSP_MEM_IPC_DATA_SIZE   SZ_1M
+
+#define DSP_MEM_TEXT_SIZE       (SZ_1M * 2)
+
+#define DSP_MEM_DATA_SIZE       (SZ_1M * 2)
+#define DSP_MEM_HEAP_SIZE       (SZ_1M * 40)
+#define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)
+
+/*
+ * Assign fixed RAM addresses to facilitate a fixed MMU table.
+ * PHYS_MEM_IPC_VRING & PHYS_MEM_IPC_DATA MUST be together.
+ */
+/* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */
+
+#define PHYS_MEM_IPC_VRING      0x99800000
+#define PHYS_MEM_IOBUFS         0xBA300000
+
+/*
+ * Sizes of the virtqueues (expressed in number of buffers supported,
+ * and must be power of 2)
+ */
+#define DSP_RPMSG_VQ0_SIZE      256
+#define DSP_RPMSG_VQ1_SIZE      256
+
+/* flip up bits whose indices represent features we support */
+#define RPMSG_DSP_C0_FEATURES   1
+
+struct my_resource_table {
+    struct resource_table base;
+
+    UInt32 offset[18];  /* Should match 'num' in actual definition */
+
+    /* rpmsg vdev entry */
+    struct fw_rsc_vdev rpmsg_vdev;
+    struct fw_rsc_vdev_vring rpmsg_vring0;
+    struct fw_rsc_vdev_vring rpmsg_vring1;
+
+    /* text carveout entry */
+    struct fw_rsc_carveout text_cout;
+
+    /* data carveout entry */
+    struct fw_rsc_carveout data_cout;
+    /* heap carveout entry */
+    struct fw_rsc_carveout heap_cout;
+
+    /* ipcdata carveout entry */
+    struct fw_rsc_carveout ipcdata_cout;
+
+    /* trace entry */
+    struct fw_rsc_trace trace;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem0;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem1;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem2;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem3;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem4;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem5;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem6;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem7;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem8;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem9;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem10;
+
+    /* devmem entry */
+    struct fw_rsc_devmem devmem11;
+};
+
+extern char ti_trace_SysMin_Module_State_0_outbuf__A;
+#define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
+
+#pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
+#pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
+
+struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
+    1,      /* we're the first version that implements this */
+    18,     /* number of entries in the table */
+    0, 0,   /* reserved, must be zero */
+    /* offsets to entries */
+    {
+        offsetof(struct my_resource_table, rpmsg_vdev),
+        offsetof(struct my_resource_table, text_cout),
+        offsetof(struct my_resource_table, data_cout),
+        offsetof(struct my_resource_table, heap_cout),
+        offsetof(struct my_resource_table, ipcdata_cout),
+        offsetof(struct my_resource_table, trace),
+        offsetof(struct my_resource_table, devmem0),
+        offsetof(struct my_resource_table, devmem1),
+        offsetof(struct my_resource_table, devmem2),
+        offsetof(struct my_resource_table, devmem3),
+        offsetof(struct my_resource_table, devmem4),
+        offsetof(struct my_resource_table, devmem5),
+        offsetof(struct my_resource_table, devmem6),
+        offsetof(struct my_resource_table, devmem7),
+        offsetof(struct my_resource_table, devmem8),
+        offsetof(struct my_resource_table, devmem9),
+        offsetof(struct my_resource_table, devmem10),
+        offsetof(struct my_resource_table, devmem11),
+    },
+
+    /* rpmsg vdev entry */
+    {
+        TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
+        RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
+        /* no config data */
+    },
+    /* the two vrings */
+    { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },
+    { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },
+
+    {
+        TYPE_CARVEOUT,
+        DSP_MEM_TEXT, 0,
+        DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",
+    },
+
+    {
+        TYPE_CARVEOUT,
+        DSP_MEM_DATA, 0,
+        DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",
+    },
+
+    {
+        TYPE_CARVEOUT,
+        DSP_MEM_HEAP, 0,
+        DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",
+    },
+
+    {
+        TYPE_CARVEOUT,
+        DSP_MEM_IPC_DATA, 0,
+        DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",
+    },
+
+    {
+        TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
+        DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,
+        DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,
+        SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_TILER_MODE_2, L3_TILER_MODE_2,
+        SZ_128M, 0, 0, "DSP_TILER_MODE_2",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_TILER_MODE_3, L3_TILER_MODE_3,
+        SZ_128M, 0, 0, "DSP_TILER_MODE_3",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
+        SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,
+        SZ_2M, 0, 0, "DSP_PERIPHERAL_L4PER1",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,
+        SZ_4M, 0, 0, "DSP_PERIPHERAL_L4PER2",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,
+        SZ_8M, 0, 0, "DSP_PERIPHERAL_L4PER3",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
+        SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
+        SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",
+    },
+
+    {
+        TYPE_DEVMEM,
+        DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,
+        SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",
+    },
+};
+
+#endif /* __CUSTOM_RSC_TABLE_VAYU_DSP_H__ */
+