arch/arm/cpu/armv7/omap-common/hwinit-common.c

   1 /*
   2  *
   3  * Common functions for OMAP4/5 based boards
   4  *
   5  * (C) Copyright 2010
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Aneesh V        <aneesh@ti.com>
  10  *      Steve Sakoman   <steve@sakoman.com>
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  28  * MA 02111-1307 USA
  29  */
  30 #include <common.h>
  31 #include <spl.h>
  32 #include <asm/arch/sys_proto.h>
  33 #include <asm/sizes.h>
  34 #include <asm/emif.h>
  35 #include <asm/omap_common.h>
  36 #include <linux/compiler.h>
  37
  38 DECLARE_GLOBAL_DATA_PTR;
  39
  40 void do_set_mux(u32 base, struct pad_conf_entry const *array, int size)
  41 {
  42         int i;
  43         struct pad_conf_entry *pad = (struct pad_conf_entry *) array;
  44
  45         for (i = 0; i < size; i++, pad++)
  46                 writew(pad->val, base + pad->offset);
  47 }
  48
  49 static void set_mux_conf_regs(void)
  50 {
  51         switch (omap_hw_init_context()) {
  52         case OMAP_INIT_CONTEXT_SPL:
  53                 set_muxconf_regs_essential();
  54                 break;
  55         case OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL:
  56 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  57                 set_muxconf_regs_non_essential();
  58 #endif
  59                 break;
  60         case OMAP_INIT_CONTEXT_UBOOT_FROM_NOR:
  61         case OMAP_INIT_CONTEXT_UBOOT_AFTER_CH:
  62                 set_muxconf_regs_essential();
  63 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  64                 set_muxconf_regs_non_essential();
  65 #endif
  66                 break;
  67         }
  68 }
  69
  70 u32 cortex_rev(void)
  71 {
  72
  73         unsigned int rev;
  74
  75         /* Read Main ID Register (MIDR) */
  76         asm ("mrc p15, 0, %0, c0, c0, 0" : "=r" (rev));
  77
  78         return rev;
  79 }
  80
  81 void omap_rev_string(void)
  82 {
  83         u32 omap_rev = omap_revision();
  84         u32 omap_variant = (omap_rev & 0xFFFF0000) >> 16;
  85         u32 major_rev = (omap_rev & 0x00000F00) >> 8;
  86         u32 minor_rev = (omap_rev & 0x000000F0) >> 4;
  87
  88         printf("OMAP%x ES%x.%x\n", omap_variant, major_rev,
  89                 minor_rev);
  90 }
  91
  92 #ifdef CONFIG_SPL_BUILD
  93 static void init_boot_params(void)
  94 {
  95         boot_params_ptr = (u32 *) &boot_params;
  96 }
  97
  98 void spl_display_print(void)
  99 {
 100         omap_rev_string();
 101 }
 102 #endif
 103
 104 void __weak srcomp_enable(void)
 105 {
 106 }
 107
 108 /*
 109  * Routine: s_init
 110  * Description: Does early system init of watchdog, muxing,  andclocks
 111  * Watchdog disable is done always. For the rest what gets done
 112  * depends on the boot mode in which this function is executed
 113  *   1. s_init of SPL running from SRAM
 114  *   2. s_init of U-Boot running from FLASH
 115  *   3. s_init of U-Boot loaded to SDRAM by SPL
 116  *   4. s_init of U-Boot loaded to SDRAM by ROM code using the
 117  *      Configuration Header feature
 118  * Please have a look at the respective functions to see what gets
 119  * done in each of these cases
 120  * This function is called with SRAM stack.
 121  */
 122 void s_init(void)
 123 {
 124         init_omap_revision();
 125         hw_data_init();
 126
 127 #ifdef CONFIG_SPL_BUILD
 128         if (warm_reset() && (omap_revision() <= OMAP5430_ES1_0))
 129                 force_emif_self_refresh();
 130 #endif
 131         watchdog_init();
 132         set_mux_conf_regs();
 133 #ifdef CONFIG_SPL_BUILD
 134         srcomp_enable();
 135         setup_clocks_for_console();
 136
 137         gd = &gdata;
 138
 139         preloader_console_init();
 140         do_io_settings();
 141 #endif
 142         prcm_init();
 143 #ifdef CONFIG_SPL_BUILD
 144         timer_init();
 145
 146         /* For regular u-boot sdram_init() is called from dram_init() */
 147         sdram_init();
 148         init_boot_params();
 149 #endif
 150 }
 151
 152 /*
 153  * Routine: wait_for_command_complete
 154  * Description: Wait for posting to finish on watchdog
 155  */
 156 void wait_for_command_complete(struct watchdog *wd_base)
 157 {
 158         int pending = 1;
 159         do {
 160                 pending = readl(&wd_base->wwps);
 161         } while (pending);
 162 }
 163
 164 /*
 165  * Routine: watchdog_init
 166  * Description: Shut down watch dogs
 167  */
 168 void watchdog_init(void)
 169 {
 170         struct watchdog *wd2_base = (struct watchdog *)WDT2_BASE;
 171
 172         writel(WD_UNLOCK1, &wd2_base->wspr);
 173         wait_for_command_complete(wd2_base);
 174         writel(WD_UNLOCK2, &wd2_base->wspr);
 175 }
 176
 177
 178 /*
 179  * This function finds the SDRAM size available in the system
 180  * based on DMM section configurations
 181  * This is needed because the size of memory installed may be
 182  * different on different versions of the board
 183  */
 184 u32 omap_sdram_size(void)
 185 {
 186         u32 section, i, valid;
 187         u64 sdram_start = 0, sdram_end = 0, addr,
 188             size, total_size = 0, trap_size = 0;
 189
 190         for (i = 0; i < 4; i++) {
 191                 section = __raw_readl(DMM_BASE + i*4);
 192                 valid = (section & EMIF_SDRC_ADDRSPC_MASK) >>
 193                         (EMIF_SDRC_ADDRSPC_SHIFT);
 194                 addr = section & EMIF_SYS_ADDR_MASK;
 195
 196                 /* See if the address is valid */
 197                 if ((addr >= DRAM_ADDR_SPACE_START) &&
 198                     (addr < DRAM_ADDR_SPACE_END)) {
 199                         size = ((section & EMIF_SYS_SIZE_MASK) >>
 200                                    EMIF_SYS_SIZE_SHIFT);
 201                         size = 1 << size;
 202                         size *= SZ_16M;
 203
 204                         if (valid != DMM_SDRC_ADDR_SPC_INVALID) {
 205                                 if (!sdram_start || (addr < sdram_start))
 206                                         sdram_start = addr;
 207                                 if (!sdram_end || ((addr + size) > sdram_end))
 208                                         sdram_end = addr + size;
 209                         } else {
 210                                 trap_size = size;
 211                         }
 212
 213                 }
 214
 215         }
 216         total_size = (sdram_end - sdram_start) - (trap_size);
 217
 218         return total_size;
 219 }
 220
 221
 222 /*
 223  * Routine: dram_init
 224  * Description: sets uboots idea of sdram size
 225  */
 226 int dram_init(void)
 227 {
 228         sdram_init();
 229         gd->ram_size = omap_sdram_size();
 230         return 0;
 231 }
 232
 233 /*
 234  * Print board information
 235  */
 236 int checkboard(void)
 237 {
 238         puts(sysinfo.board_string);
 239         return 0;
 240 }
 241
 242 /*
 243  *  get_device_type(): tell if GP/HS/EMU/TST
 244  */
 245 u32 get_device_type(void)
 246 {
 247         return (readl((*ctrl)->control_status) &
 248                                       (DEVICE_TYPE_MASK)) >> DEVICE_TYPE_SHIFT;
 249 }
 250
 251 /*
 252  * Print CPU information
 253  */
 254 int print_cpuinfo(void)
 255 {
 256         puts("CPU  : ");
 257         omap_rev_string();
 258
 259         return 0;
 260 }
 261 #ifndef CONFIG_SYS_DCACHE_OFF
 262 void enable_caches(void)
 263 {
 264         /* Enable D-cache. I-cache is already enabled in start.S */
 265         dcache_enable();
 266 }
 267 #endif