PCT: Add support for J6Plus SR1.0 silicon
[glsdk/iodelay-config.git] / XMLFiles / DRA77xP_DRA76xP / IODELAYCONFIG.xml
1 <module name="IODELAYCONFIG" acronym="" XML_version="1.0" HW_revision="n/a" description="">\r
2   <register id="CONFIG_REG_0" acronym="CONFIG_REG_0" offset="0xC" width="32" description="Calibration Control Register">\r
3     <bitfield id="RESERVED" width="30" begin="31" end="2" resetval="0x0" description="" range="" rwaccess="R"/>\r
4     <bitfield id="ROM_READ" width="1" begin="1" end="1" resetval="0x0" description="Triggers complete ROM read when '1' is written. Cleared when ROM read is complete." range="" rwaccess="RW"/>\r
5     <bitfield id="CALIBRATION_START" width="1" begin="0" end="0" resetval="0x0" description="Triggers hardware calibration when '1' is written. Cleared when hardware completes calibration." range="" rwaccess="RW"/>\r
6   </register>\r
7   <register id="CONFIG_REG_2" acronym="CONFIG_REG_2" offset="0x14" width="32" description="Reference Clock Period Register.">\r
8     <bitfield id="RESERVED" width="16" begin="31" end="16" resetval="0x0" description="" range="" rwaccess="R"/>\r
9     <bitfield id="REFCLK_PERIOD" width="16" begin="15" end="0" resetval="0x21D2" description="15:0 stores the binary equivalent of reference clock period in units of 10ps. This value (along with calibration results) is used for computing the coarse/fine element delay Example: 0xF0 means 2400ps." range="" rwaccess="RW"/>\r
10   </register>\r
11   <register id="CONFIG_REG_3" acronym="CONFIG_REG_3" offset="0x18" width="32" description="coarse calibration results register">\r
12     <bitfield id="COARSE_DELAY_COUNT" width="16" begin="31" end="16" resetval="0x0" description="Results of 16 bit counter clocked by 'delay line oscillator' clock during calibration." range="" rwaccess="RW"/>\r
13     <bitfield id="COARSE_REF_COUNT" width="16" begin="15" end="0" resetval="0x0" description="Results of 16 bit counter clocked by 'reference' clock during coarse calibration." range="" rwaccess="RW"/>\r
14   </register>\r
15   <register id="CONFIG_REG_4" acronym="CONFIG_REG_4" offset="0x1C" width="32" description="fine calibration results register">\r
16     <bitfield id="FINE_DELAY_COUNT" width="16" begin="31" end="16" resetval="0x0" description="Results of 16 bit counter clocked by 'delay line oscillator' clock during fine calibration." range="" rwaccess="RW"/>\r
17     <bitfield id="FINE_REF_COUNT" width="16" begin="15" end="0" resetval="0x0" description="Results of 16 bit counter clocked by 'reference' clock during fine calibration." range="" rwaccess="RW"/>\r
18   </register>\r
19   <register id="CONFIG_REG_8" acronym="CONFIG_REG_8" offset="0x2C" width="32" description="Global Lock Register.">\r
20     <bitfield id="RESERVED" width="31" begin="31" end="1" resetval="0x0" description="" range="" rwaccess="R"/>\r
21     <bitfield id="GLOBAL_LOCK_BIT" width="1" begin="0" end="0" resetval="0x1" description="Global Lock Bit Register. A '1' in this bit protects the writes to MMRs that store delay line select values. A '0' in this bit indicates that MMRs that store delay line select values are writeable. To write a '0' to this bit, signature of 0x5555 must be used on the MSB bits 16:1 of mdata." range="" rwaccess="RW"/>\r
22   </register>\r
23   <register id="CFG_RMII_MHZ_50_CLK_IN" acronym="CFG_RMII_MHZ_50_CLK_IN" offset="0x30" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_in interface">\r
24     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
25     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
26     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
27     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
28     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
29   </register>\r
30   <register id="CFG_RMII_MHZ_50_CLK_OEN" acronym="CFG_RMII_MHZ_50_CLK_OEN" offset="0x34" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_oen interface">\r
31     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
32     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
33     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
34     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
35     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
36   </register>\r
37   <register id="CFG_RMII_MHZ_50_CLK_OUT" acronym="CFG_RMII_MHZ_50_CLK_OUT" offset="0x38" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_out interface">\r
38     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
39     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
40     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
41     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
42     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
43   </register>\r
44   <register id="CFG_WAKEUP0_IN" acronym="CFG_WAKEUP0_IN" offset="0x3C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_in interface">\r
45     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
46     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
47     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
48     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
49     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
50   </register>\r
51   <register id="CFG_WAKEUP0_OEN" acronym="CFG_WAKEUP0_OEN" offset="0x40" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_oen interface">\r
52     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
53     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
54     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
55     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
56     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
57   </register>\r
58   <register id="CFG_WAKEUP0_OUT" acronym="CFG_WAKEUP0_OUT" offset="0x44" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_out interface">\r
59     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
60     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
61     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
62     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
63     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
64   </register>\r
65   <register id="CFG_WAKEUP1_IN" acronym="CFG_WAKEUP1_IN" offset="0x48" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_in interface">\r
66     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
67     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
68     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
69     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
70     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
71   </register>\r
72   <register id="CFG_WAKEUP1_OEN" acronym="CFG_WAKEUP1_OEN" offset="0x4C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_oen interface">\r
73     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
74     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
75     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
76     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
77     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
78   </register>\r
79   <register id="CFG_WAKEUP1_OUT" acronym="CFG_WAKEUP1_OUT" offset="0x50" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_out interface">\r
80     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
81     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
82     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
83     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
84     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
85   </register>\r
86   <register id="CFG_WAKEUP2_IN" acronym="CFG_WAKEUP2_IN" offset="0x54" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_in interface">\r
87     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
88     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
89     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
90     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
91     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
92   </register>\r
93   <register id="CFG_WAKEUP2_OEN" acronym="CFG_WAKEUP2_OEN" offset="0x58" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_oen interface">\r
94     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
95     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
96     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
97     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
98     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
99   </register>\r
100   <register id="CFG_WAKEUP2_OUT" acronym="CFG_WAKEUP2_OUT" offset="0x5C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_out interface">\r
101     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
102     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
103     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
104     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
105     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
106   </register>\r
107   <register id="CFG_WAKEUP3_IN" acronym="CFG_WAKEUP3_IN" offset="0x60" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_in interface">\r
108     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
109     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
110     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
111     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
112     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
113   </register>\r
114   <register id="CFG_WAKEUP3_OEN" acronym="CFG_WAKEUP3_OEN" offset="0x64" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_oen interface">\r
115     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
116     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
117     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
118     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
119     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
120   </register>\r
121   <register id="CFG_WAKEUP3_OUT" acronym="CFG_WAKEUP3_OUT" offset="0x68" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_out interface">\r
122     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
123     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
124     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
125     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
126     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
127   </register>\r
128   <register id="CFG_DCAN1_RX_IN" acronym="CFG_DCAN1_RX_IN" offset="0x6C" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_in interface">\r
129     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
130     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
131     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
132     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
133     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
134   </register>\r
135   <register id="CFG_DCAN1_RX_OEN" acronym="CFG_DCAN1_RX_OEN" offset="0x70" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_oen interface">\r
136     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
137     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
138     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
139     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
140     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
141   </register>\r
142   <register id="CFG_DCAN1_RX_OUT" acronym="CFG_DCAN1_RX_OUT" offset="0x74" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_out interface">\r
143     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
144     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
145     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
146     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
147     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
148   </register>\r
149   <register id="CFG_DCAN1_TX_IN" acronym="CFG_DCAN1_TX_IN" offset="0x78" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_in interface">\r
150     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
151     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
152     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
153     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
154     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
155   </register>\r
156   <register id="CFG_DCAN1_TX_OEN" acronym="CFG_DCAN1_TX_OEN" offset="0x7C" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_oen interface">\r
157     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
158     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
159     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
160     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
161     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
162   </register>\r
163   <register id="CFG_DCAN1_TX_OUT" acronym="CFG_DCAN1_TX_OUT" offset="0x80" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_out interface">\r
164     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
165     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
166     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
167     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
168     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
169   </register>\r
170   <register id="CFG_DCAN2_RX_IN" acronym="CFG_DCAN2_RX_IN" offset="0x84" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_in interface">\r
171     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
172     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
173     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
174     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
175     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
176   </register>\r
177   <register id="CFG_DCAN2_RX_OEN" acronym="CFG_DCAN2_RX_OEN" offset="0x88" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_oen interface">\r
178     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
179     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
180     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
181     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
182     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
183   </register>\r
184   <register id="CFG_DCAN2_RX_OUT" acronym="CFG_DCAN2_RX_OUT" offset="0x8C" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_out interface">\r
185     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
186     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
187     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
188     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
189     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
190   </register>\r
191   <register id="CFG_DCAN2_TX_IN" acronym="CFG_DCAN2_TX_IN" offset="0x90" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_in interface">\r
192     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
193     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
194     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
195     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
196     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
197   </register>\r
198   <register id="CFG_DCAN2_TX_OEN" acronym="CFG_DCAN2_TX_OEN" offset="0x94" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_oen interface">\r
199     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
200     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
201     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
202     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
203     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
204   </register>\r
205   <register id="CFG_DCAN2_TX_OUT" acronym="CFG_DCAN2_TX_OUT" offset="0x98" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_out interface">\r
206     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
207     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
208     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
209     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
210     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
211   </register>\r
212   <register id="CFG_EMU0_IN" acronym="CFG_EMU0_IN" offset="0x9C" width="32" description="Delay Select Value in binary coded form for cfg_emu0_in interface">\r
213     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
214     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
215     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
216     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
217     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
218   </register>\r
219   <register id="CFG_EMU0_OEN" acronym="CFG_EMU0_OEN" offset="0xA0" width="32" description="Delay Select Value in binary coded form for cfg_emu0_oen interface">\r
220     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
221     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
222     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
223     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
224     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
225   </register>\r
226   <register id="CFG_EMU0_OUT" acronym="CFG_EMU0_OUT" offset="0xA4" width="32" description="Delay Select Value in binary coded form for cfg_emu0_out interface">\r
227     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
228     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
229     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
230     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
231     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
232   </register>\r
233   <register id="CFG_EMU1_IN" acronym="CFG_EMU1_IN" offset="0xA8" width="32" description="Delay Select Value in binary coded form for cfg_emu1_in interface">\r
234     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
235     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
236     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
237     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
238     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
239   </register>\r
240   <register id="CFG_EMU1_OEN" acronym="CFG_EMU1_OEN" offset="0xAC" width="32" description="Delay Select Value in binary coded form for cfg_emu1_oen interface">\r
241     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
242     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
243     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
244     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
245     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
246   </register>\r
247   <register id="CFG_EMU1_OUT" acronym="CFG_EMU1_OUT" offset="0xB0" width="32" description="Delay Select Value in binary coded form for cfg_emu1_out interface">\r
248     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
249     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
250     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
251     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
252     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
253   </register>\r
254   <register id="CFG_EMU2_IN" acronym="CFG_EMU2_IN" offset="0xB4" width="32" description="Delay Select Value in binary coded form for cfg_emu2_in interface">\r
255     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
256     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
257     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
258     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
259     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
260   </register>\r
261   <register id="CFG_EMU2_OEN" acronym="CFG_EMU2_OEN" offset="0xB8" width="32" description="Delay Select Value in binary coded form for cfg_emu2_oen interface">\r
262     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
263     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
264     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
265     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
266     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
267   </register>\r
268   <register id="CFG_EMU2_OUT" acronym="CFG_EMU2_OUT" offset="0xBC" width="32" description="Delay Select Value in binary coded form for cfg_emu2_out interface">\r
269     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
270     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
271     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
272     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
273     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
274   </register>\r
275   <register id="CFG_EMU3_IN" acronym="CFG_EMU3_IN" offset="0xC0" width="32" description="Delay Select Value in binary coded form for cfg_emu3_in interface">\r
276     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
277     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
278     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
279     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
280     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
281   </register>\r
282   <register id="CFG_EMU3_OEN" acronym="CFG_EMU3_OEN" offset="0xC4" width="32" description="Delay Select Value in binary coded form for cfg_emu3_oen interface">\r
283     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
284     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
285     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
286     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
287     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
288   </register>\r
289   <register id="CFG_EMU3_OUT" acronym="CFG_EMU3_OUT" offset="0xC8" width="32" description="Delay Select Value in binary coded form for cfg_emu3_out interface">\r
290     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
291     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
292     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
293     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
294     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
295   </register>\r
296   <register id="CFG_EMU4_IN" acronym="CFG_EMU4_IN" offset="0xCC" width="32" description="Delay Select Value in binary coded form for cfg_emu4_in interface">\r
297     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
298     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
299     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
300     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
301     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
302   </register>\r
303   <register id="CFG_EMU4_OEN" acronym="CFG_EMU4_OEN" offset="0xD0" width="32" description="Delay Select Value in binary coded form for cfg_emu4_oen interface">\r
304     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
305     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
306     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
307     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
308     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
309   </register>\r
310   <register id="CFG_EMU4_OUT" acronym="CFG_EMU4_OUT" offset="0xD4" width="32" description="Delay Select Value in binary coded form for cfg_emu4_out interface">\r
311     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
312     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
313     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
314     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
315     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
316   </register>\r
317   <register id="CFG_GPIO6_10_IN" acronym="CFG_GPIO6_10_IN" offset="0xD8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_in interface">\r
318     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
319     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
320     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
321     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
322     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
323   </register>\r
324   <register id="CFG_GPIO6_10_OEN" acronym="CFG_GPIO6_10_OEN" offset="0xDC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_oen interface">\r
325     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
326     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
327     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
328     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
329     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
330   </register>\r
331   <register id="CFG_GPIO6_10_OUT" acronym="CFG_GPIO6_10_OUT" offset="0xE0" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_out interface">\r
332     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
333     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
334     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
335     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
336     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
337   </register>\r
338   <register id="CFG_GPIO6_11_IN" acronym="CFG_GPIO6_11_IN" offset="0xE4" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_in interface">\r
339     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
340     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
341     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
342     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
343     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
344   </register>\r
345   <register id="CFG_GPIO6_11_OEN" acronym="CFG_GPIO6_11_OEN" offset="0xE8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_oen interface">\r
346     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
347     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
348     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
349     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
350     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
351   </register>\r
352   <register id="CFG_GPIO6_11_OUT" acronym="CFG_GPIO6_11_OUT" offset="0xEC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_out interface">\r
353     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
354     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
355     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
356     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
357     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
358   </register>\r
359   <register id="CFG_GPIO6_14_IN" acronym="CFG_GPIO6_14_IN" offset="0xF0" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_in interface">\r
360     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
361     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
362     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
363     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
364     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
365   </register>\r
366   <register id="CFG_GPIO6_14_OEN" acronym="CFG_GPIO6_14_OEN" offset="0xF4" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_oen interface">\r
367     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
368     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
369     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
370     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
371     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
372   </register>\r
373   <register id="CFG_GPIO6_14_OUT" acronym="CFG_GPIO6_14_OUT" offset="0xF8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_out interface">\r
374     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
375     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
376     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
377     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
378     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
379   </register>\r
380   <register id="CFG_GPIO6_15_IN" acronym="CFG_GPIO6_15_IN" offset="0xFC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_in interface">\r
381     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
382     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
383     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
384     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
385     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
386   </register>\r
387   <register id="CFG_GPIO6_15_OEN" acronym="CFG_GPIO6_15_OEN" offset="0x100" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_oen interface">\r
388     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
389     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
390     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
391     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
392     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
393   </register>\r
394   <register id="CFG_GPIO6_15_OUT" acronym="CFG_GPIO6_15_OUT" offset="0x104" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_out interface">\r
395     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
396     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
397     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
398     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
399     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
400   </register>\r
401   <register id="CFG_GPIO6_16_IN" acronym="CFG_GPIO6_16_IN" offset="0x108" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_in interface">\r
402     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
403     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
404     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
405     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
406     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
407   </register>\r
408   <register id="CFG_GPIO6_16_OEN" acronym="CFG_GPIO6_16_OEN" offset="0x10C" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_oen interface">\r
409     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
410     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
411     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
412     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
413     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
414   </register>\r
415   <register id="CFG_GPIO6_16_OUT" acronym="CFG_GPIO6_16_OUT" offset="0x110" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_out interface">\r
416     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
417     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
418     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
419     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
420     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
421   </register>\r
422   <register id="CFG_GPMC_A0_IN" acronym="CFG_GPMC_A0_IN" offset="0x114" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_in interface">\r
423     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
424     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
425     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
426     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
427     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
428   </register>\r
429   <register id="CFG_GPMC_A0_OEN" acronym="CFG_GPMC_A0_OEN" offset="0x118" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_oen interface">\r
430     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
431     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
432     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
433     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
434     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
435   </register>\r
436   <register id="CFG_GPMC_A0_OUT" acronym="CFG_GPMC_A0_OUT" offset="0x11C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_out interface">\r
437     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
438     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
439     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
440     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
441     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
442   </register>\r
443   <register id="CFG_GPMC_A10_IN" acronym="CFG_GPMC_A10_IN" offset="0x120" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_in interface">\r
444     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
445     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
446     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
447     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
448     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
449   </register>\r
450   <register id="CFG_GPMC_A10_OEN" acronym="CFG_GPMC_A10_OEN" offset="0x124" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_oen interface">\r
451     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
452     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
453     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
454     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
455     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
456   </register>\r
457   <register id="CFG_GPMC_A10_OUT" acronym="CFG_GPMC_A10_OUT" offset="0x128" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_out interface">\r
458     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
459     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
460     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
461     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
462     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
463   </register>\r
464   <register id="CFG_GPMC_A11_IN" acronym="CFG_GPMC_A11_IN" offset="0x12C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_in interface">\r
465     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
466     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
467     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
468     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
469     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
470   </register>\r
471   <register id="CFG_GPMC_A11_OEN" acronym="CFG_GPMC_A11_OEN" offset="0x130" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_oen interface">\r
472     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
473     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
474     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
475     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
476     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
477   </register>\r
478   <register id="CFG_GPMC_A11_OUT" acronym="CFG_GPMC_A11_OUT" offset="0x134" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_out interface">\r
479     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
480     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
481     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
482     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
483     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
484   </register>\r
485   <register id="CFG_GPMC_A12_IN" acronym="CFG_GPMC_A12_IN" offset="0x138" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_in interface">\r
486     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
487     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
488     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
489     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
490     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
491   </register>\r
492   <register id="CFG_GPMC_A12_OEN" acronym="CFG_GPMC_A12_OEN" offset="0x13C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_oen interface">\r
493     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
494     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
495     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
496     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
497     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
498   </register>\r
499   <register id="CFG_GPMC_A12_OUT" acronym="CFG_GPMC_A12_OUT" offset="0x140" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_out interface">\r
500     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
501     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
502     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
503     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
504     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
505   </register>\r
506   <register id="CFG_GPMC_A13_IN" acronym="CFG_GPMC_A13_IN" offset="0x144" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_in interface">\r
507     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
508     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
509     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
510     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
511     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
512   </register>\r
513   <register id="CFG_GPMC_A13_OEN" acronym="CFG_GPMC_A13_OEN" offset="0x148" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_oen interface">\r
514     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
515     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
516     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
517     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
518     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
519   </register>\r
520   <register id="CFG_GPMC_A13_OUT" acronym="CFG_GPMC_A13_OUT" offset="0x14C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_out interface">\r
521     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
522     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
523     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
524     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
525     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
526   </register>\r
527   <register id="CFG_GPMC_A14_IN" acronym="CFG_GPMC_A14_IN" offset="0x150" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_in interface">\r
528     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
529     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
530     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
531     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
532     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
533   </register>\r
534   <register id="CFG_GPMC_A14_OEN" acronym="CFG_GPMC_A14_OEN" offset="0x154" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_oen interface">\r
535     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
536     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
537     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
538     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
539     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
540   </register>\r
541   <register id="CFG_GPMC_A14_OUT" acronym="CFG_GPMC_A14_OUT" offset="0x158" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_out interface">\r
542     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
543     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
544     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
545     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
546     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
547   </register>\r
548   <register id="CFG_GPMC_A15_IN" acronym="CFG_GPMC_A15_IN" offset="0x15C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_in interface">\r
549     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
550     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
551     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
552     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
553     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
554   </register>\r
555   <register id="CFG_GPMC_A15_OEN" acronym="CFG_GPMC_A15_OEN" offset="0x160" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_oen interface">\r
556     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
557     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
558     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
559     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
560     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
561   </register>\r
562   <register id="CFG_GPMC_A15_OUT" acronym="CFG_GPMC_A15_OUT" offset="0x164" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_out interface">\r
563     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
564     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
565     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
566     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
567     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
568   </register>\r
569   <register id="CFG_GPMC_A16_IN" acronym="CFG_GPMC_A16_IN" offset="0x168" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_in interface">\r
570     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
571     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
572     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
573     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
574     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
575   </register>\r
576   <register id="CFG_GPMC_A16_OEN" acronym="CFG_GPMC_A16_OEN" offset="0x16C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_oen interface">\r
577     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
578     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
579     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
580     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
581     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
582   </register>\r
583   <register id="CFG_GPMC_A16_OUT" acronym="CFG_GPMC_A16_OUT" offset="0x170" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_out interface">\r
584     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
585     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
586     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
587     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
588     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
589   </register>\r
590   <register id="CFG_GPMC_A17_IN" acronym="CFG_GPMC_A17_IN" offset="0x174" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_in interface">\r
591     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
592     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
593     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
594     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
595     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
596   </register>\r
597   <register id="CFG_GPMC_A17_OEN" acronym="CFG_GPMC_A17_OEN" offset="0x178" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_oen interface">\r
598     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
599     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
600     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
601     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
602     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
603   </register>\r
604   <register id="CFG_GPMC_A17_OUT" acronym="CFG_GPMC_A17_OUT" offset="0x17C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_out interface">\r
605     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
606     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
607     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
608     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
609     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
610   </register>\r
611   <register id="CFG_GPMC_A18_IN" acronym="CFG_GPMC_A18_IN" offset="0x180" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_in interface">\r
612     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
613     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
614     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
615     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
616     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
617   </register>\r
618   <register id="CFG_GPMC_A18_OEN" acronym="CFG_GPMC_A18_OEN" offset="0x184" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_oen interface">\r
619     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
620     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
621     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
622     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
623     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
624   </register>\r
625   <register id="CFG_GPMC_A18_OUT" acronym="CFG_GPMC_A18_OUT" offset="0x188" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_out interface">\r
626     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
627     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
628     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
629     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
630     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
631   </register>\r
632   <register id="CFG_GPMC_A19_IN" acronym="CFG_GPMC_A19_IN" offset="0x18C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_in interface">\r
633     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
634     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
635     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
636     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
637     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
638   </register>\r
639   <register id="CFG_GPMC_A19_OEN" acronym="CFG_GPMC_A19_OEN" offset="0x190" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_oen interface">\r
640     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
641     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
642     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
643     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
644     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
645   </register>\r
646   <register id="CFG_GPMC_A19_OUT" acronym="CFG_GPMC_A19_OUT" offset="0x194" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_out interface">\r
647     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
648     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
649     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
650     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
651     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
652   </register>\r
653   <register id="CFG_GPMC_A1_IN" acronym="CFG_GPMC_A1_IN" offset="0x198" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_in interface">\r
654     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
655     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
656     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
657     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
658     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
659   </register>\r
660   <register id="CFG_GPMC_A1_OEN" acronym="CFG_GPMC_A1_OEN" offset="0x19C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_oen interface">\r
661     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
662     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
663     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
664     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
665     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
666   </register>\r
667   <register id="CFG_GPMC_A1_OUT" acronym="CFG_GPMC_A1_OUT" offset="0x1A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_out interface">\r
668     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
669     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
670     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
671     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
672     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
673   </register>\r
674   <register id="CFG_GPMC_A20_IN" acronym="CFG_GPMC_A20_IN" offset="0x1A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_in interface">\r
675     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
676     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
677     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
678     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
679     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
680   </register>\r
681   <register id="CFG_GPMC_A20_OEN" acronym="CFG_GPMC_A20_OEN" offset="0x1A8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_oen interface">\r
682     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
683     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
684     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
685     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
686     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
687   </register>\r
688   <register id="CFG_GPMC_A20_OUT" acronym="CFG_GPMC_A20_OUT" offset="0x1AC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_out interface">\r
689     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
690     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
691     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
692     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
693     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
694   </register>\r
695   <register id="CFG_GPMC_A21_IN" acronym="CFG_GPMC_A21_IN" offset="0x1B0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_in interface">\r
696     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
697     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
698     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
699     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
700     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
701   </register>\r
702   <register id="CFG_GPMC_A21_OEN" acronym="CFG_GPMC_A21_OEN" offset="0x1B4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_oen interface">\r
703     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
704     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
705     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
706     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
707     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
708   </register>\r
709   <register id="CFG_GPMC_A21_OUT" acronym="CFG_GPMC_A21_OUT" offset="0x1B8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_out interface">\r
710     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
711     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
712     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
713     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
714     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
715   </register>\r
716   <register id="CFG_GPMC_A22_IN" acronym="CFG_GPMC_A22_IN" offset="0x1BC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_in interface">\r
717     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
718     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
719     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
720     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
721     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
722   </register>\r
723   <register id="CFG_GPMC_A22_OEN" acronym="CFG_GPMC_A22_OEN" offset="0x1C0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_oen interface">\r
724     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
725     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
726     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
727     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
728     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
729   </register>\r
730   <register id="CFG_GPMC_A22_OUT" acronym="CFG_GPMC_A22_OUT" offset="0x1C4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_out interface">\r
731     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
732     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
733     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
734     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
735     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
736   </register>\r
737   <register id="CFG_GPMC_A23_IN" acronym="CFG_GPMC_A23_IN" offset="0x1C8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_in interface">\r
738     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
739     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
740     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
741     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
742     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
743   </register>\r
744   <register id="CFG_GPMC_A23_OEN" acronym="CFG_GPMC_A23_OEN" offset="0x1CC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_oen interface">\r
745     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
746     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
747     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
748     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
749     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
750   </register>\r
751   <register id="CFG_GPMC_A23_OUT" acronym="CFG_GPMC_A23_OUT" offset="0x1D0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_out interface">\r
752     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
753     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
754     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
755     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
756     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
757   </register>\r
758   <register id="CFG_GPMC_A24_IN" acronym="CFG_GPMC_A24_IN" offset="0x1D4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_in interface">\r
759     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
760     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
761     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
762     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
763     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
764   </register>\r
765   <register id="CFG_GPMC_A24_OEN" acronym="CFG_GPMC_A24_OEN" offset="0x1D8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_oen interface">\r
766     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
767     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
768     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
769     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
770     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
771   </register>\r
772   <register id="CFG_GPMC_A24_OUT" acronym="CFG_GPMC_A24_OUT" offset="0x1DC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_out interface">\r
773     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
774     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
775     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
776     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
777     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
778   </register>\r
779   <register id="CFG_GPMC_A25_IN" acronym="CFG_GPMC_A25_IN" offset="0x1E0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_in interface">\r
780     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
781     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
782     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
783     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
784     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
785   </register>\r
786   <register id="CFG_GPMC_A25_OEN" acronym="CFG_GPMC_A25_OEN" offset="0x1E4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_oen interface">\r
787     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
788     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
789     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
790     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
791     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
792   </register>\r
793   <register id="CFG_GPMC_A25_OUT" acronym="CFG_GPMC_A25_OUT" offset="0x1E8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_out interface">\r
794     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
795     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
796     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
797     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
798     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
799   </register>\r
800   <register id="CFG_GPMC_A26_IN" acronym="CFG_GPMC_A26_IN" offset="0x1EC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_in interface">\r
801     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
802     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
803     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
804     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
805     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
806   </register>\r
807   <register id="CFG_GPMC_A26_OEN" acronym="CFG_GPMC_A26_OEN" offset="0x1F0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_oen interface">\r
808     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
809     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
810     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
811     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
812     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
813   </register>\r
814   <register id="CFG_GPMC_A26_OUT" acronym="CFG_GPMC_A26_OUT" offset="0x1F4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_out interface">\r
815     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
816     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
817     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
818     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
819     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
820   </register>\r
821   <register id="CFG_GPMC_A27_IN" acronym="CFG_GPMC_A27_IN" offset="0x1F8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_in interface">\r
822     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
823     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
824     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
825     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
826     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
827   </register>\r
828   <register id="CFG_GPMC_A27_OEN" acronym="CFG_GPMC_A27_OEN" offset="0x1FC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_oen interface">\r
829     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
830     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
831     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
832     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
833     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
834   </register>\r
835   <register id="CFG_GPMC_A27_OUT" acronym="CFG_GPMC_A27_OUT" offset="0x200" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_out interface">\r
836     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
837     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
838     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
839     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
840     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
841   </register>\r
842   <register id="CFG_GPMC_A2_IN" acronym="CFG_GPMC_A2_IN" offset="0x204" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_in interface">\r
843     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
844     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
845     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
846     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
847     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
848   </register>\r
849   <register id="CFG_GPMC_A2_OEN" acronym="CFG_GPMC_A2_OEN" offset="0x208" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_oen interface">\r
850     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
851     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
852     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
853     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
854     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
855   </register>\r
856   <register id="CFG_GPMC_A2_OUT" acronym="CFG_GPMC_A2_OUT" offset="0x20C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_out interface">\r
857     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
858     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
859     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
860     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
861     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
862   </register>\r
863   <register id="CFG_GPMC_A3_IN" acronym="CFG_GPMC_A3_IN" offset="0x210" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_in interface">\r
864     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
865     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
866     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
867     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
868     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
869   </register>\r
870   <register id="CFG_GPMC_A3_OEN" acronym="CFG_GPMC_A3_OEN" offset="0x214" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_oen interface">\r
871     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
872     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
873     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
874     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
875     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
876   </register>\r
877   <register id="CFG_GPMC_A3_OUT" acronym="CFG_GPMC_A3_OUT" offset="0x218" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_out interface">\r
878     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
879     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
880     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
881     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
882     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
883   </register>\r
884   <register id="CFG_GPMC_A4_IN" acronym="CFG_GPMC_A4_IN" offset="0x21C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_in interface">\r
885     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
886     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
887     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
888     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
889     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
890   </register>\r
891   <register id="CFG_GPMC_A4_OEN" acronym="CFG_GPMC_A4_OEN" offset="0x220" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_oen interface">\r
892     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
893     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
894     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
895     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
896     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
897   </register>\r
898   <register id="CFG_GPMC_A4_OUT" acronym="CFG_GPMC_A4_OUT" offset="0x224" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_out interface">\r
899     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
900     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
901     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
902     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
903     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
904   </register>\r
905   <register id="CFG_GPMC_A5_IN" acronym="CFG_GPMC_A5_IN" offset="0x228" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_in interface">\r
906     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
907     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
908     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
909     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
910     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
911   </register>\r
912   <register id="CFG_GPMC_A5_OEN" acronym="CFG_GPMC_A5_OEN" offset="0x22C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_oen interface">\r
913     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
914     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
915     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
916     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
917     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
918   </register>\r
919   <register id="CFG_GPMC_A5_OUT" acronym="CFG_GPMC_A5_OUT" offset="0x230" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_out interface">\r
920     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
921     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
922     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
923     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
924     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
925   </register>\r
926   <register id="CFG_GPMC_A6_IN" acronym="CFG_GPMC_A6_IN" offset="0x234" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_in interface">\r
927     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
928     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
929     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
930     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
931     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
932   </register>\r
933   <register id="CFG_GPMC_A6_OEN" acronym="CFG_GPMC_A6_OEN" offset="0x238" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_oen interface">\r
934     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
935     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
936     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
937     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
938     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
939   </register>\r
940   <register id="CFG_GPMC_A6_OUT" acronym="CFG_GPMC_A6_OUT" offset="0x23C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_out interface">\r
941     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
942     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
943     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
944     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
945     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
946   </register>\r
947   <register id="CFG_GPMC_A7_IN" acronym="CFG_GPMC_A7_IN" offset="0x240" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_in interface">\r
948     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
949     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
950     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
951     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
952     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
953   </register>\r
954   <register id="CFG_GPMC_A7_OEN" acronym="CFG_GPMC_A7_OEN" offset="0x244" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_oen interface">\r
955     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
956     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
957     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
958     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
959     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
960   </register>\r
961   <register id="CFG_GPMC_A7_OUT" acronym="CFG_GPMC_A7_OUT" offset="0x248" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_out interface">\r
962     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
963     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
964     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
965     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
966     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
967   </register>\r
968   <register id="CFG_GPMC_A8_IN" acronym="CFG_GPMC_A8_IN" offset="0x24C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_in interface">\r
969     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
970     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
971     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
972     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
973     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
974   </register>\r
975   <register id="CFG_GPMC_A8_OEN" acronym="CFG_GPMC_A8_OEN" offset="0x250" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_oen interface">\r
976     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
977     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
978     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
979     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
980     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
981   </register>\r
982   <register id="CFG_GPMC_A8_OUT" acronym="CFG_GPMC_A8_OUT" offset="0x254" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_out interface">\r
983     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
984     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
985     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
986     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
987     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
988   </register>\r
989   <register id="CFG_GPMC_A9_IN" acronym="CFG_GPMC_A9_IN" offset="0x258" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_in interface">\r
990     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
991     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
992     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
993     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
994     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
995   </register>\r
996   <register id="CFG_GPMC_A9_OEN" acronym="CFG_GPMC_A9_OEN" offset="0x25C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_oen interface">\r
997     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
998     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
999     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1000     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1001     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1002   </register>\r
1003   <register id="CFG_GPMC_A9_OUT" acronym="CFG_GPMC_A9_OUT" offset="0x260" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_out interface">\r
1004     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1005     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1006     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1007     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1008     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1009   </register>\r
1010   <register id="CFG_GPMC_AD0_IN" acronym="CFG_GPMC_AD0_IN" offset="0x264" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_in interface">\r
1011     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1012     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1013     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1014     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1015     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1016   </register>\r
1017   <register id="CFG_GPMC_AD0_OEN" acronym="CFG_GPMC_AD0_OEN" offset="0x268" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_oen interface">\r
1018     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1019     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1020     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1021     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1022     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1023   </register>\r
1024   <register id="CFG_GPMC_AD0_OUT" acronym="CFG_GPMC_AD0_OUT" offset="0x26C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_out interface">\r
1025     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1026     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1027     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1028     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1029     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1030   </register>\r
1031   <register id="CFG_GPMC_AD10_IN" acronym="CFG_GPMC_AD10_IN" offset="0x270" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_in interface">\r
1032     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1033     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1034     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1035     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1036     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1037   </register>\r
1038   <register id="CFG_GPMC_AD10_OEN" acronym="CFG_GPMC_AD10_OEN" offset="0x274" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_oen interface">\r
1039     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1040     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1041     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1042     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1043     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1044   </register>\r
1045   <register id="CFG_GPMC_AD10_OUT" acronym="CFG_GPMC_AD10_OUT" offset="0x278" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_out interface">\r
1046     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1047     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1048     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1049     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1050     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1051   </register>\r
1052   <register id="CFG_GPMC_AD11_IN" acronym="CFG_GPMC_AD11_IN" offset="0x27C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_in interface">\r
1053     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1054     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1055     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1056     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1057     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1058   </register>\r
1059   <register id="CFG_GPMC_AD11_OEN" acronym="CFG_GPMC_AD11_OEN" offset="0x280" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_oen interface">\r
1060     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1061     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1062     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1063     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1064     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1065   </register>\r
1066   <register id="CFG_GPMC_AD11_OUT" acronym="CFG_GPMC_AD11_OUT" offset="0x284" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_out interface">\r
1067     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1068     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1069     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1070     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1071     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1072   </register>\r
1073   <register id="CFG_GPMC_AD12_IN" acronym="CFG_GPMC_AD12_IN" offset="0x288" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_in interface">\r
1074     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1075     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1076     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1077     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1078     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1079   </register>\r
1080   <register id="CFG_GPMC_AD12_OEN" acronym="CFG_GPMC_AD12_OEN" offset="0x28C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_oen interface">\r
1081     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1082     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1083     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1084     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1085     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1086   </register>\r
1087   <register id="CFG_GPMC_AD12_OUT" acronym="CFG_GPMC_AD12_OUT" offset="0x290" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_out interface">\r
1088     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1089     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1090     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1091     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1092     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1093   </register>\r
1094   <register id="CFG_GPMC_AD13_IN" acronym="CFG_GPMC_AD13_IN" offset="0x294" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_in interface">\r
1095     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1096     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1097     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1098     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1099     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1100   </register>\r
1101   <register id="CFG_GPMC_AD13_OEN" acronym="CFG_GPMC_AD13_OEN" offset="0x298" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_oen interface">\r
1102     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1103     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1104     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1105     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1106     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1107   </register>\r
1108   <register id="CFG_GPMC_AD13_OUT" acronym="CFG_GPMC_AD13_OUT" offset="0x29C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_out interface">\r
1109     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1110     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1111     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1112     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1113     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1114   </register>\r
1115   <register id="CFG_GPMC_AD14_IN" acronym="CFG_GPMC_AD14_IN" offset="0x2A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_in interface">\r
1116     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1117     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1118     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1119     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1120     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1121   </register>\r
1122   <register id="CFG_GPMC_AD14_OEN" acronym="CFG_GPMC_AD14_OEN" offset="0x2A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_oen interface">\r
1123     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1124     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1125     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1126     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1127     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1128   </register>\r
1129   <register id="CFG_GPMC_AD14_OUT" acronym="CFG_GPMC_AD14_OUT" offset="0x2A8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_out interface">\r
1130     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1131     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1132     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1133     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1134     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1135   </register>\r
1136   <register id="CFG_GPMC_AD15_IN" acronym="CFG_GPMC_AD15_IN" offset="0x2AC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_in interface">\r
1137     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1138     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1139     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1140     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1141     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1142   </register>\r
1143   <register id="CFG_GPMC_AD15_OEN" acronym="CFG_GPMC_AD15_OEN" offset="0x2B0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_oen interface">\r
1144     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1145     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1146     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1147     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1148     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1149   </register>\r
1150   <register id="CFG_GPMC_AD15_OUT" acronym="CFG_GPMC_AD15_OUT" offset="0x2B4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_out interface">\r
1151     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1152     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1153     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1154     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1155     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1156   </register>\r
1157   <register id="CFG_GPMC_AD1_IN" acronym="CFG_GPMC_AD1_IN" offset="0x2B8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_in interface">\r
1158     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1159     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1160     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1161     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1162     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1163   </register>\r
1164   <register id="CFG_GPMC_AD1_OEN" acronym="CFG_GPMC_AD1_OEN" offset="0x2BC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_oen interface">\r
1165     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1166     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1167     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1168     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1169     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1170   </register>\r
1171   <register id="CFG_GPMC_AD1_OUT" acronym="CFG_GPMC_AD1_OUT" offset="0x2C0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_out interface">\r
1172     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1173     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1174     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1175     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1176     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1177   </register>\r
1178   <register id="CFG_GPMC_AD2_IN" acronym="CFG_GPMC_AD2_IN" offset="0x2C4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_in interface">\r
1179     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1180     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1181     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1182     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1183     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1184   </register>\r
1185   <register id="CFG_GPMC_AD2_OEN" acronym="CFG_GPMC_AD2_OEN" offset="0x2C8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_oen interface">\r
1186     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1187     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1188     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1189     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1190     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1191   </register>\r
1192   <register id="CFG_GPMC_AD2_OUT" acronym="CFG_GPMC_AD2_OUT" offset="0x2CC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_out interface">\r
1193     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1194     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1195     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1196     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1197     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1198   </register>\r
1199   <register id="CFG_GPMC_AD3_IN" acronym="CFG_GPMC_AD3_IN" offset="0x2D0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_in interface">\r
1200     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1201     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1202     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1203     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1204     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1205   </register>\r
1206   <register id="CFG_GPMC_AD3_OEN" acronym="CFG_GPMC_AD3_OEN" offset="0x2D4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_oen interface">\r
1207     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1208     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1209     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1210     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1211     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1212   </register>\r
1213   <register id="CFG_GPMC_AD3_OUT" acronym="CFG_GPMC_AD3_OUT" offset="0x2D8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_out interface">\r
1214     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1215     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1216     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1217     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1218     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1219   </register>\r
1220   <register id="CFG_GPMC_AD4_IN" acronym="CFG_GPMC_AD4_IN" offset="0x2DC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_in interface">\r
1221     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1222     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1223     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1224     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1225     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1226   </register>\r
1227   <register id="CFG_GPMC_AD4_OEN" acronym="CFG_GPMC_AD4_OEN" offset="0x2E0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_oen interface">\r
1228     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1229     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1230     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1231     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1232     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1233   </register>\r
1234   <register id="CFG_GPMC_AD4_OUT" acronym="CFG_GPMC_AD4_OUT" offset="0x2E4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_out interface">\r
1235     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1236     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1237     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1238     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1239     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1240   </register>\r
1241   <register id="CFG_GPMC_AD5_IN" acronym="CFG_GPMC_AD5_IN" offset="0x2E8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_in interface">\r
1242     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1243     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1244     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1245     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1246     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1247   </register>\r
1248   <register id="CFG_GPMC_AD5_OEN" acronym="CFG_GPMC_AD5_OEN" offset="0x2EC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_oen interface">\r
1249     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1250     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1251     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1252     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1253     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1254   </register>\r
1255   <register id="CFG_GPMC_AD5_OUT" acronym="CFG_GPMC_AD5_OUT" offset="0x2F0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_out interface">\r
1256     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1257     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1258     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1259     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1260     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1261   </register>\r
1262   <register id="CFG_GPMC_AD6_IN" acronym="CFG_GPMC_AD6_IN" offset="0x2F4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_in interface">\r
1263     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1264     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1265     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1266     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1267     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1268   </register>\r
1269   <register id="CFG_GPMC_AD6_OEN" acronym="CFG_GPMC_AD6_OEN" offset="0x2F8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_oen interface">\r
1270     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1271     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1272     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1273     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1274     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1275   </register>\r
1276   <register id="CFG_GPMC_AD6_OUT" acronym="CFG_GPMC_AD6_OUT" offset="0x2FC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_out interface">\r
1277     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1278     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1279     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1280     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1281     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1282   </register>\r
1283   <register id="CFG_GPMC_AD7_IN" acronym="CFG_GPMC_AD7_IN" offset="0x300" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_in interface">\r
1284     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1285     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1286     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1287     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1288     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1289   </register>\r
1290   <register id="CFG_GPMC_AD7_OEN" acronym="CFG_GPMC_AD7_OEN" offset="0x304" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_oen interface">\r
1291     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1292     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1293     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1294     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1295     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1296   </register>\r
1297   <register id="CFG_GPMC_AD7_OUT" acronym="CFG_GPMC_AD7_OUT" offset="0x308" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_out interface">\r
1298     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1299     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1300     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1301     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1302     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1303   </register>\r
1304   <register id="CFG_GPMC_AD8_IN" acronym="CFG_GPMC_AD8_IN" offset="0x30C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_in interface">\r
1305     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1306     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1307     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1308     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1309     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1310   </register>\r
1311   <register id="CFG_GPMC_AD8_OEN" acronym="CFG_GPMC_AD8_OEN" offset="0x310" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_oen interface">\r
1312     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1313     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1314     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1315     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1316     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1317   </register>\r
1318   <register id="CFG_GPMC_AD8_OUT" acronym="CFG_GPMC_AD8_OUT" offset="0x314" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_out interface">\r
1319     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1320     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1321     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1322     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1323     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1324   </register>\r
1325   <register id="CFG_GPMC_AD9_IN" acronym="CFG_GPMC_AD9_IN" offset="0x318" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_in interface">\r
1326     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1327     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1328     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1329     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1330     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1331   </register>\r
1332   <register id="CFG_GPMC_AD9_OEN" acronym="CFG_GPMC_AD9_OEN" offset="0x31C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_oen interface">\r
1333     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1334     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1335     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1336     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1337     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1338   </register>\r
1339   <register id="CFG_GPMC_AD9_OUT" acronym="CFG_GPMC_AD9_OUT" offset="0x320" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_out interface">\r
1340     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1341     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1342     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1343     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1344     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1345   </register>\r
1346   <register id="CFG_GPMC_ADVN_ALE_IN" acronym="CFG_GPMC_ADVN_ALE_IN" offset="0x324" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_in interface">\r
1347     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1348     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1349     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1350     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1351     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1352   </register>\r
1353   <register id="CFG_GPMC_ADVN_ALE_OEN" acronym="CFG_GPMC_ADVN_ALE_OEN" offset="0x328" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_oen interface">\r
1354     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1355     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1356     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1357     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1358     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1359   </register>\r
1360   <register id="CFG_GPMC_ADVN_ALE_OUT" acronym="CFG_GPMC_ADVN_ALE_OUT" offset="0x32C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_out interface">\r
1361     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1362     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1363     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1364     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1365     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1366   </register>\r
1367   <register id="CFG_GPMC_BEN0_IN" acronym="CFG_GPMC_BEN0_IN" offset="0x330" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_in interface">\r
1368     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1369     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1370     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1371     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1372     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1373   </register>\r
1374   <register id="CFG_GPMC_BEN0_OEN" acronym="CFG_GPMC_BEN0_OEN" offset="0x334" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_oen interface">\r
1375     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1376     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1377     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1378     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1379     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1380   </register>\r
1381   <register id="CFG_GPMC_BEN0_OUT" acronym="CFG_GPMC_BEN0_OUT" offset="0x338" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_out interface">\r
1382     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1383     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1384     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1385     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1386     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1387   </register>\r
1388   <register id="CFG_GPMC_BEN1_IN" acronym="CFG_GPMC_BEN1_IN" offset="0x33C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_in interface">\r
1389     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1390     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1391     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1392     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1393     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1394   </register>\r
1395   <register id="CFG_GPMC_BEN1_OEN" acronym="CFG_GPMC_BEN1_OEN" offset="0x340" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_oen interface">\r
1396     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1397     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1398     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1399     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1400     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1401   </register>\r
1402   <register id="CFG_GPMC_BEN1_OUT" acronym="CFG_GPMC_BEN1_OUT" offset="0x344" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_out interface">\r
1403     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1404     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1405     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1406     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1407     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1408   </register>\r
1409   <register id="CFG_GPMC_CLK_IN" acronym="CFG_GPMC_CLK_IN" offset="0x348" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_in interface">\r
1410     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1411     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1412     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1413     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1414     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1415   </register>\r
1416   <register id="CFG_GPMC_CLK_OEN" acronym="CFG_GPMC_CLK_OEN" offset="0x34C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_oen interface">\r
1417     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1418     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1419     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1420     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1421     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1422   </register>\r
1423   <register id="CFG_GPMC_CLK_OUT" acronym="CFG_GPMC_CLK_OUT" offset="0x350" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_out interface">\r
1424     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1425     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1426     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1427     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1428     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1429   </register>\r
1430   <register id="CFG_GPMC_CS0_IN" acronym="CFG_GPMC_CS0_IN" offset="0x354" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_in interface">\r
1431     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1432     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1433     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1434     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1435     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1436   </register>\r
1437   <register id="CFG_GPMC_CS0_OEN" acronym="CFG_GPMC_CS0_OEN" offset="0x358" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_oen interface">\r
1438     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1439     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1440     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1441     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1442     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1443   </register>\r
1444   <register id="CFG_GPMC_CS0_OUT" acronym="CFG_GPMC_CS0_OUT" offset="0x35C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_out interface">\r
1445     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1446     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1447     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1448     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1449     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1450   </register>\r
1451   <register id="CFG_GPMC_CS1_IN" acronym="CFG_GPMC_CS1_IN" offset="0x360" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_in interface">\r
1452     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1453     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1454     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1455     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1456     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1457   </register>\r
1458   <register id="CFG_GPMC_CS1_OEN" acronym="CFG_GPMC_CS1_OEN" offset="0x364" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_oen interface">\r
1459     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1460     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1461     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1462     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1463     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1464   </register>\r
1465   <register id="CFG_GPMC_CS1_OUT" acronym="CFG_GPMC_CS1_OUT" offset="0x368" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_out interface">\r
1466     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1467     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1468     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1469     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1470     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1471   </register>\r
1472   <register id="CFG_GPMC_CS2_IN" acronym="CFG_GPMC_CS2_IN" offset="0x36C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_in interface">\r
1473     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1474     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1475     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1476     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1477     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1478   </register>\r
1479   <register id="CFG_GPMC_CS2_OEN" acronym="CFG_GPMC_CS2_OEN" offset="0x370" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_oen interface">\r
1480     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1481     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1482     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1483     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1484     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1485   </register>\r
1486   <register id="CFG_GPMC_CS2_OUT" acronym="CFG_GPMC_CS2_OUT" offset="0x374" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_out interface">\r
1487     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1488     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1489     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1490     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1491     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1492   </register>\r
1493   <register id="CFG_GPMC_CS3_IN" acronym="CFG_GPMC_CS3_IN" offset="0x378" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_in interface">\r
1494     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1495     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1496     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1497     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1498     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1499   </register>\r
1500   <register id="CFG_GPMC_CS3_OEN" acronym="CFG_GPMC_CS3_OEN" offset="0x37C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_oen interface">\r
1501     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1502     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1503     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1504     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1505     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1506   </register>\r
1507   <register id="CFG_GPMC_CS3_OUT" acronym="CFG_GPMC_CS3_OUT" offset="0x380" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_out interface">\r
1508     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1509     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1510     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1511     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1512     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1513   </register>\r
1514   <register id="CFG_GPMC_OEN_REN_IN" acronym="CFG_GPMC_OEN_REN_IN" offset="0x384" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_in interface">\r
1515     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1516     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1517     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1518     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1519     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1520   </register>\r
1521   <register id="CFG_GPMC_OEN_REN_OEN" acronym="CFG_GPMC_OEN_REN_OEN" offset="0x388" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_oen interface">\r
1522     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1523     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1524     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1525     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1526     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1527   </register>\r
1528   <register id="CFG_GPMC_OEN_REN_OUT" acronym="CFG_GPMC_OEN_REN_OUT" offset="0x38C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_out interface">\r
1529     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1530     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1531     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1532     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1533     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1534   </register>\r
1535   <register id="CFG_GPMC_WAIT0_IN" acronym="CFG_GPMC_WAIT0_IN" offset="0x390" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_in interface">\r
1536     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1537     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1538     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1539     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1540     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1541   </register>\r
1542   <register id="CFG_GPMC_WAIT0_OEN" acronym="CFG_GPMC_WAIT0_OEN" offset="0x394" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_oen interface">\r
1543     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1544     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1545     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1546     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1547     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1548   </register>\r
1549   <register id="CFG_GPMC_WAIT0_OUT" acronym="CFG_GPMC_WAIT0_OUT" offset="0x398" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_out interface">\r
1550     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1551     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1552     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1553     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1554     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1555   </register>\r
1556   <register id="CFG_GPMC_WEN_IN" acronym="CFG_GPMC_WEN_IN" offset="0x39C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_in interface">\r
1557     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1558     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1559     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1560     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1561     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1562   </register>\r
1563   <register id="CFG_GPMC_WEN_OEN" acronym="CFG_GPMC_WEN_OEN" offset="0x3A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_oen interface">\r
1564     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1565     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1566     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1567     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1568     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1569   </register>\r
1570   <register id="CFG_GPMC_WEN_OUT" acronym="CFG_GPMC_WEN_OUT" offset="0x3A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_out interface">\r
1571     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1572     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1573     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1574     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1575     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1576   </register>\r
1577   <register id="CFG_MCASP1_ACLKR_IN" acronym="CFG_MCASP1_ACLKR_IN" offset="0x3A8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_in interface">\r
1578     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1579     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1580     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1581     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1582     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1583   </register>\r
1584   <register id="CFG_MCASP1_ACLKR_OEN" acronym="CFG_MCASP1_ACLKR_OEN" offset="0x3AC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_oen interface">\r
1585     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1586     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1587     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1588     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1589     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1590   </register>\r
1591   <register id="CFG_MCASP1_ACLKR_OUT" acronym="CFG_MCASP1_ACLKR_OUT" offset="0x3B0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_out interface">\r
1592     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1593     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1594     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1595     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1596     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1597   </register>\r
1598   <register id="CFG_MCASP1_ACLKX_IN" acronym="CFG_MCASP1_ACLKX_IN" offset="0x3B4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_in interface">\r
1599     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1600     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1601     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1602     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1603     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1604   </register>\r
1605   <register id="CFG_MCASP1_ACLKX_OEN" acronym="CFG_MCASP1_ACLKX_OEN" offset="0x3B8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_oen interface">\r
1606     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1607     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1608     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1609     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1610     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1611   </register>\r
1612   <register id="CFG_MCASP1_ACLKX_OUT" acronym="CFG_MCASP1_ACLKX_OUT" offset="0x3BC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_out interface">\r
1613     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1614     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1615     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1616     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1617     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1618   </register>\r
1619   <register id="CFG_MCASP1_AXR0_IN" acronym="CFG_MCASP1_AXR0_IN" offset="0x3C0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_in interface">\r
1620     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1621     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1622     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1623     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1624     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1625   </register>\r
1626   <register id="CFG_MCASP1_AXR0_OEN" acronym="CFG_MCASP1_AXR0_OEN" offset="0x3C4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_oen interface">\r
1627     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1628     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1629     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1630     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1631     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1632   </register>\r
1633   <register id="CFG_MCASP1_AXR0_OUT" acronym="CFG_MCASP1_AXR0_OUT" offset="0x3C8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_out interface">\r
1634     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1635     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1636     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1637     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1638     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1639   </register>\r
1640   <register id="CFG_MCASP1_AXR10_IN" acronym="CFG_MCASP1_AXR10_IN" offset="0x3CC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_in interface">\r
1641     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1642     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1643     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1644     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1645     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1646   </register>\r
1647   <register id="CFG_MCASP1_AXR10_OEN" acronym="CFG_MCASP1_AXR10_OEN" offset="0x3D0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_oen interface">\r
1648     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1649     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1650     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1651     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1652     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1653   </register>\r
1654   <register id="CFG_MCASP1_AXR10_OUT" acronym="CFG_MCASP1_AXR10_OUT" offset="0x3D4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_out interface">\r
1655     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1656     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1657     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1658     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1659     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1660   </register>\r
1661   <register id="CFG_MCASP1_AXR11_IN" acronym="CFG_MCASP1_AXR11_IN" offset="0x3D8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_in interface">\r
1662     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1663     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1664     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1665     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1666     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1667   </register>\r
1668   <register id="CFG_MCASP1_AXR11_OEN" acronym="CFG_MCASP1_AXR11_OEN" offset="0x3DC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_oen interface">\r
1669     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1670     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1671     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1672     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1673     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1674   </register>\r
1675   <register id="CFG_MCASP1_AXR11_OUT" acronym="CFG_MCASP1_AXR11_OUT" offset="0x3E0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_out interface">\r
1676     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1677     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1678     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1679     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1680     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1681   </register>\r
1682   <register id="CFG_MCASP1_AXR12_IN" acronym="CFG_MCASP1_AXR12_IN" offset="0x3E4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_in interface">\r
1683     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1684     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1685     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1686     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1687     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1688   </register>\r
1689   <register id="CFG_MCASP1_AXR12_OEN" acronym="CFG_MCASP1_AXR12_OEN" offset="0x3E8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_oen interface">\r
1690     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1691     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1692     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1693     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1694     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1695   </register>\r
1696   <register id="CFG_MCASP1_AXR12_OUT" acronym="CFG_MCASP1_AXR12_OUT" offset="0x3EC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_out interface">\r
1697     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1698     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1699     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1700     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1701     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1702   </register>\r
1703   <register id="CFG_MCASP1_AXR13_IN" acronym="CFG_MCASP1_AXR13_IN" offset="0x3F0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_in interface">\r
1704     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1705     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1706     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1707     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1708     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1709   </register>\r
1710   <register id="CFG_MCASP1_AXR13_OEN" acronym="CFG_MCASP1_AXR13_OEN" offset="0x3F4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_oen interface">\r
1711     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1712     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1713     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1714     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1715     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1716   </register>\r
1717   <register id="CFG_MCASP1_AXR13_OUT" acronym="CFG_MCASP1_AXR13_OUT" offset="0x3F8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_out interface">\r
1718     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1719     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1720     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1721     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1722     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1723   </register>\r
1724   <register id="CFG_MCASP1_AXR14_IN" acronym="CFG_MCASP1_AXR14_IN" offset="0x3FC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr14_in interface">\r
1725     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1726     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1727     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1728     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1729     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1730   </register>\r
1731   <register id="CFG_MCASP1_AXR14_OEN" acronym="CFG_MCASP1_AXR14_OEN" offset="0x400" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr14_oen interface">\r
1732     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1733     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1734     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1735     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwacc