XMLFiles/IODELAYCONFIG.xml

   1 <module name="IODELAYCONFIG" acronym="" XML_version="1.0" HW_revision="n/a" description="">\r
   2   <register id="CONFIG_REG_0" acronym="CONFIG_REG_0" offset="0xC" width="32" description="Calibration Control Register">\r
   3     <bitfield id="RESERVED" width="30" begin="31" end="2" resetval="0x0" description="" range="" rwaccess="R"/>\r
   4     <bitfield id="ROM_READ" width="1" begin="1" end="1" resetval="0x0" description="Triggers complete ROM read when '1' is written. Cleared when ROM read is complete." range="" rwaccess="RW"/>\r
   5     <bitfield id="CALIBRATION_START" width="1" begin="0" end="0" resetval="0x0" description="Triggers hardware calibration when '1' is written. Cleared when hardware completes calibration." range="" rwaccess="RW"/>\r
   6   </register>\r
   7   <register id="CONFIG_REG_2" acronym="CONFIG_REG_2" offset="0x14" width="32" description="Reference Clock Period Register.">\r
   8     <bitfield id="RESERVED" width="16" begin="31" end="16" resetval="0x0" description="" range="" rwaccess="R"/>\r
   9     <bitfield id="REFCLK_PERIOD" width="16" begin="15" end="0" resetval="0x21D2" description="15:0 stores the binary equivalent of reference clock period in units of 10ps. This value (along with calibration results) is used for computing the coarse/fine element delay Example: 0xF0 means 2400ps." range="" rwaccess="RW"/>\r
  10   </register>\r
  11   <register id="CONFIG_REG_3" acronym="CONFIG_REG_3" offset="0x18" width="32" description="coarse calibration results register">\r
  12     <bitfield id="COARSE_DELAY_COUNT" width="16" begin="31" end="16" resetval="0x0" description="Results of 16 bit counter clocked by 'delay line oscillator' clock during calibration." range="" rwaccess="RW"/>\r
  13     <bitfield id="COARSE_REF_COUNT" width="16" begin="15" end="0" resetval="0x0" description="Results of 16 bit counter clocked by 'reference' clock during coarse calibration." range="" rwaccess="RW"/>\r
  14   </register>\r
  15   <register id="CONFIG_REG_4" acronym="CONFIG_REG_4" offset="0x1C" width="32" description="fine calibration results register">\r
  16     <bitfield id="FINE_DELAY_COUNT" width="16" begin="31" end="16" resetval="0x0" description="Results of 16 bit counter clocked by 'delay line oscillator' clock during fine calibration." range="" rwaccess="RW"/>\r
  17     <bitfield id="FINE_REF_COUNT" width="16" begin="15" end="0" resetval="0x0" description="Results of 16 bit counter clocked by 'reference' clock during fine calibration." range="" rwaccess="RW"/>\r
  18   </register>\r
  19   <register id="CONFIG_REG_8" acronym="CONFIG_REG_8" offset="0x2C" width="32" description="Global Lock Register.">\r
  20     <bitfield id="RESERVED" width="31" begin="31" end="1" resetval="0x0" description="" range="" rwaccess="R"/>\r
  21     <bitfield id="GLOBAL_LOCK_BIT" width="1" begin="0" end="0" resetval="0x1" description="Global Lock Bit Register. A '1' in this bit protects the writes to MMRs that store delay line select values. A '0' in this bit indicates that MMRs that store delay line select values are writeable. To write a '0' to this bit, signature of 0x5555 must be used on the MSB bits 16:1 of mdata." range="" rwaccess="RW"/>\r
  22   </register>\r
  23   <register id="CFG_RMII_MHZ_50_CLK_IN" acronym="CFG_RMII_MHZ_50_CLK_IN" offset="0x30" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_in interface">\r
  24     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  25     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  26     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  27     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  28     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  29   </register>\r
  30   <register id="CFG_RMII_MHZ_50_CLK_OEN" acronym="CFG_RMII_MHZ_50_CLK_OEN" offset="0x34" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_oen interface">\r
  31     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  32     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  33     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  34     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  35     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  36   </register>\r
  37   <register id="CFG_RMII_MHZ_50_CLK_OUT" acronym="CFG_RMII_MHZ_50_CLK_OUT" offset="0x38" width="32" description="Delay Select Value in binary coded form for cfg_RMII_MHZ_50_CLK_out interface">\r
  38     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  39     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  40     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  41     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  42     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  43   </register>\r
  44   <register id="CFG_WAKEUP0_IN" acronym="CFG_WAKEUP0_IN" offset="0x3C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_in interface">\r
  45     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  46     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  47     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  48     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  49     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  50   </register>\r
  51   <register id="CFG_WAKEUP0_OEN" acronym="CFG_WAKEUP0_OEN" offset="0x40" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_oen interface">\r
  52     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  53     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  54     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  55     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  56     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  57   </register>\r
  58   <register id="CFG_WAKEUP0_OUT" acronym="CFG_WAKEUP0_OUT" offset="0x44" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup0_out interface">\r
  59     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  60     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  61     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  62     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  63     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  64   </register>\r
  65   <register id="CFG_WAKEUP1_IN" acronym="CFG_WAKEUP1_IN" offset="0x48" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_in interface">\r
  66     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  67     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  68     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  69     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  70     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  71   </register>\r
  72   <register id="CFG_WAKEUP1_OEN" acronym="CFG_WAKEUP1_OEN" offset="0x4C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_oen interface">\r
  73     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  74     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  75     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  76     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  77     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  78   </register>\r
  79   <register id="CFG_WAKEUP1_OUT" acronym="CFG_WAKEUP1_OUT" offset="0x50" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup1_out interface">\r
  80     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  81     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  82     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  83     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  84     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  85   </register>\r
  86   <register id="CFG_WAKEUP2_IN" acronym="CFG_WAKEUP2_IN" offset="0x54" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_in interface">\r
  87     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  88     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  89     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  90     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  91     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  92   </register>\r
  93   <register id="CFG_WAKEUP2_OEN" acronym="CFG_WAKEUP2_OEN" offset="0x58" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_oen interface">\r
  94     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
  95     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
  96     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
  97     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
  98     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
  99   </register>\r
 100   <register id="CFG_WAKEUP2_OUT" acronym="CFG_WAKEUP2_OUT" offset="0x5C" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup2_out interface">\r
 101     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 102     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 103     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 104     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 105     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 106   </register>\r
 107   <register id="CFG_WAKEUP3_IN" acronym="CFG_WAKEUP3_IN" offset="0x60" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_in interface">\r
 108     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 109     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 110     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 111     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 112     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 113   </register>\r
 114   <register id="CFG_WAKEUP3_OEN" acronym="CFG_WAKEUP3_OEN" offset="0x64" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_oen interface">\r
 115     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 116     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 117     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 118     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 119     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 120   </register>\r
 121   <register id="CFG_WAKEUP3_OUT" acronym="CFG_WAKEUP3_OUT" offset="0x68" width="32" description="Delay Select Value in binary coded form for cfg_Wakeup3_out interface">\r
 122     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 123     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 124     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 125     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 126     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 127   </register>\r
 128   <register id="CFG_DCAN1_RX_IN" acronym="CFG_DCAN1_RX_IN" offset="0x6C" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_in interface">\r
 129     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 130     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 131     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 132     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 133     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 134   </register>\r
 135   <register id="CFG_DCAN1_RX_OEN" acronym="CFG_DCAN1_RX_OEN" offset="0x70" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_oen interface">\r
 136     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 137     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 138     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 139     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 140     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 141   </register>\r
 142   <register id="CFG_DCAN1_RX_OUT" acronym="CFG_DCAN1_RX_OUT" offset="0x74" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_rx_out interface">\r
 143     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 144     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 145     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 146     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 147     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 148   </register>\r
 149   <register id="CFG_DCAN1_TX_IN" acronym="CFG_DCAN1_TX_IN" offset="0x78" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_in interface">\r
 150     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 151     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 152     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 153     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 154     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 155   </register>\r
 156   <register id="CFG_DCAN1_TX_OEN" acronym="CFG_DCAN1_TX_OEN" offset="0x7C" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_oen interface">\r
 157     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 158     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 159     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 160     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 161     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 162   </register>\r
 163   <register id="CFG_DCAN1_TX_OUT" acronym="CFG_DCAN1_TX_OUT" offset="0x80" width="32" description="Delay Select Value in binary coded form for cfg_dcan1_tx_out interface">\r
 164     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 165     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 166     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 167     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 168     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 169   </register>\r
 170   <register id="CFG_DCAN2_RX_IN" acronym="CFG_DCAN2_RX_IN" offset="0x84" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_in interface">\r
 171     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 172     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 173     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 174     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 175     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 176   </register>\r
 177   <register id="CFG_DCAN2_RX_OEN" acronym="CFG_DCAN2_RX_OEN" offset="0x88" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_oen interface">\r
 178     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 179     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 180     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 181     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 182     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 183   </register>\r
 184   <register id="CFG_DCAN2_RX_OUT" acronym="CFG_DCAN2_RX_OUT" offset="0x8C" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_rx_out interface">\r
 185     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 186     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 187     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 188     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 189     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 190   </register>\r
 191   <register id="CFG_DCAN2_TX_IN" acronym="CFG_DCAN2_TX_IN" offset="0x90" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_in interface">\r
 192     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 193     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 194     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 195     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 196     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 197   </register>\r
 198   <register id="CFG_DCAN2_TX_OEN" acronym="CFG_DCAN2_TX_OEN" offset="0x94" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_oen interface">\r
 199     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 200     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 201     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 202     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 203     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 204   </register>\r
 205   <register id="CFG_DCAN2_TX_OUT" acronym="CFG_DCAN2_TX_OUT" offset="0x98" width="32" description="Delay Select Value in binary coded form for cfg_dcan2_tx_out interface">\r
 206     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 207     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 208     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 209     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 210     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 211   </register>\r
 212   <register id="CFG_EMU0_IN" acronym="CFG_EMU0_IN" offset="0x9C" width="32" description="Delay Select Value in binary coded form for cfg_emu0_in interface">\r
 213     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 214     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 215     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 216     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 217     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 218   </register>\r
 219   <register id="CFG_EMU0_OEN" acronym="CFG_EMU0_OEN" offset="0xA0" width="32" description="Delay Select Value in binary coded form for cfg_emu0_oen interface">\r
 220     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 221     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 222     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 223     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 224     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 225   </register>\r
 226   <register id="CFG_EMU0_OUT" acronym="CFG_EMU0_OUT" offset="0xA4" width="32" description="Delay Select Value in binary coded form for cfg_emu0_out interface">\r
 227     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 228     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 229     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 230     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 231     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 232   </register>\r
 233   <register id="CFG_EMU1_IN" acronym="CFG_EMU1_IN" offset="0xA8" width="32" description="Delay Select Value in binary coded form for cfg_emu1_in interface">\r
 234     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 235     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 236     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 237     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 238     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 239   </register>\r
 240   <register id="CFG_EMU1_OEN" acronym="CFG_EMU1_OEN" offset="0xAC" width="32" description="Delay Select Value in binary coded form for cfg_emu1_oen interface">\r
 241     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 242     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 243     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 244     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 245     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 246   </register>\r
 247   <register id="CFG_EMU1_OUT" acronym="CFG_EMU1_OUT" offset="0xB0" width="32" description="Delay Select Value in binary coded form for cfg_emu1_out interface">\r
 248     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 249     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 250     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 251     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 252     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 253   </register>\r
 254   <register id="CFG_EMU2_IN" acronym="CFG_EMU2_IN" offset="0xB4" width="32" description="Delay Select Value in binary coded form for cfg_emu2_in interface">\r
 255     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 256     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 257     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 258     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 259     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 260   </register>\r
 261   <register id="CFG_EMU2_OEN" acronym="CFG_EMU2_OEN" offset="0xB8" width="32" description="Delay Select Value in binary coded form for cfg_emu2_oen interface">\r
 262     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 263     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 264     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 265     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 266     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 267   </register>\r
 268   <register id="CFG_EMU2_OUT" acronym="CFG_EMU2_OUT" offset="0xBC" width="32" description="Delay Select Value in binary coded form for cfg_emu2_out interface">\r
 269     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 270     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 271     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 272     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 273     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 274   </register>\r
 275   <register id="CFG_EMU3_IN" acronym="CFG_EMU3_IN" offset="0xC0" width="32" description="Delay Select Value in binary coded form for cfg_emu3_in interface">\r
 276     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 277     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 278     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 279     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 280     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 281   </register>\r
 282   <register id="CFG_EMU3_OEN" acronym="CFG_EMU3_OEN" offset="0xC4" width="32" description="Delay Select Value in binary coded form for cfg_emu3_oen interface">\r
 283     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 284     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 285     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 286     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 287     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 288   </register>\r
 289   <register id="CFG_EMU3_OUT" acronym="CFG_EMU3_OUT" offset="0xC8" width="32" description="Delay Select Value in binary coded form for cfg_emu3_out interface">\r
 290     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 291     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 292     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 293     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 294     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 295   </register>\r
 296   <register id="CFG_EMU4_IN" acronym="CFG_EMU4_IN" offset="0xCC" width="32" description="Delay Select Value in binary coded form for cfg_emu4_in interface">\r
 297     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 298     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 299     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 300     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 301     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 302   </register>\r
 303   <register id="CFG_EMU4_OEN" acronym="CFG_EMU4_OEN" offset="0xD0" width="32" description="Delay Select Value in binary coded form for cfg_emu4_oen interface">\r
 304     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 305     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 306     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 307     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 308     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 309   </register>\r
 310   <register id="CFG_EMU4_OUT" acronym="CFG_EMU4_OUT" offset="0xD4" width="32" description="Delay Select Value in binary coded form for cfg_emu4_out interface">\r
 311     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 312     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 313     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 314     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 315     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 316   </register>\r
 317   <register id="CFG_GPIO6_10_IN" acronym="CFG_GPIO6_10_IN" offset="0xD8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_in interface">\r
 318     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 319     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 320     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 321     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 322     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 323   </register>\r
 324   <register id="CFG_GPIO6_10_OEN" acronym="CFG_GPIO6_10_OEN" offset="0xDC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_oen interface">\r
 325     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 326     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 327     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 328     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 329     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 330   </register>\r
 331   <register id="CFG_GPIO6_10_OUT" acronym="CFG_GPIO6_10_OUT" offset="0xE0" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_10_out interface">\r
 332     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 333     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 334     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 335     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 336     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 337   </register>\r
 338   <register id="CFG_GPIO6_11_IN" acronym="CFG_GPIO6_11_IN" offset="0xE4" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_in interface">\r
 339     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 340     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 341     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 342     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 343     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 344   </register>\r
 345   <register id="CFG_GPIO6_11_OEN" acronym="CFG_GPIO6_11_OEN" offset="0xE8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_oen interface">\r
 346     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 347     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 348     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 349     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 350     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 351   </register>\r
 352   <register id="CFG_GPIO6_11_OUT" acronym="CFG_GPIO6_11_OUT" offset="0xEC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_11_out interface">\r
 353     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 354     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 355     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 356     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 357     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 358   </register>\r
 359   <register id="CFG_GPIO6_14_IN" acronym="CFG_GPIO6_14_IN" offset="0xF0" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_in interface">\r
 360     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 361     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 362     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 363     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 364     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 365   </register>\r
 366   <register id="CFG_GPIO6_14_OEN" acronym="CFG_GPIO6_14_OEN" offset="0xF4" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_oen interface">\r
 367     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 368     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 369     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 370     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 371     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 372   </register>\r
 373   <register id="CFG_GPIO6_14_OUT" acronym="CFG_GPIO6_14_OUT" offset="0xF8" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_14_out interface">\r
 374     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 375     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 376     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 377     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 378     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 379   </register>\r
 380   <register id="CFG_GPIO6_15_IN" acronym="CFG_GPIO6_15_IN" offset="0xFC" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_in interface">\r
 381     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 382     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 383     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 384     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 385     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 386   </register>\r
 387   <register id="CFG_GPIO6_15_OEN" acronym="CFG_GPIO6_15_OEN" offset="0x100" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_oen interface">\r
 388     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 389     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 390     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 391     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 392     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 393   </register>\r
 394   <register id="CFG_GPIO6_15_OUT" acronym="CFG_GPIO6_15_OUT" offset="0x104" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_15_out interface">\r
 395     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 396     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 397     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 398     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 399     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 400   </register>\r
 401   <register id="CFG_GPIO6_16_IN" acronym="CFG_GPIO6_16_IN" offset="0x108" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_in interface">\r
 402     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 403     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 404     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 405     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 406     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 407   </register>\r
 408   <register id="CFG_GPIO6_16_OEN" acronym="CFG_GPIO6_16_OEN" offset="0x10C" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_oen interface">\r
 409     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 410     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 411     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 412     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 413     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 414   </register>\r
 415   <register id="CFG_GPIO6_16_OUT" acronym="CFG_GPIO6_16_OUT" offset="0x110" width="32" description="Delay Select Value in binary coded form for cfg_gpio6_16_out interface">\r
 416     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 417     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 418     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 419     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 420     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 421   </register>\r
 422   <register id="CFG_GPMC_A0_IN" acronym="CFG_GPMC_A0_IN" offset="0x114" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_in interface">\r
 423     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 424     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 425     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 426     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 427     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 428   </register>\r
 429   <register id="CFG_GPMC_A0_OEN" acronym="CFG_GPMC_A0_OEN" offset="0x118" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_oen interface">\r
 430     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 431     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 432     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 433     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 434     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 435   </register>\r
 436   <register id="CFG_GPMC_A0_OUT" acronym="CFG_GPMC_A0_OUT" offset="0x11C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a0_out interface">\r
 437     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 438     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 439     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 440     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 441     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 442   </register>\r
 443   <register id="CFG_GPMC_A10_IN" acronym="CFG_GPMC_A10_IN" offset="0x120" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_in interface">\r
 444     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 445     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 446     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 447     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 448     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 449   </register>\r
 450   <register id="CFG_GPMC_A10_OEN" acronym="CFG_GPMC_A10_OEN" offset="0x124" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_oen interface">\r
 451     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 452     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 453     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 454     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 455     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 456   </register>\r
 457   <register id="CFG_GPMC_A10_OUT" acronym="CFG_GPMC_A10_OUT" offset="0x128" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a10_out interface">\r
 458     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 459     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 460     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 461     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 462     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 463   </register>\r
 464   <register id="CFG_GPMC_A11_IN" acronym="CFG_GPMC_A11_IN" offset="0x12C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_in interface">\r
 465     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 466     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 467     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 468     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 469     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 470   </register>\r
 471   <register id="CFG_GPMC_A11_OEN" acronym="CFG_GPMC_A11_OEN" offset="0x130" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_oen interface">\r
 472     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 473     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 474     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 475     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 476     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 477   </register>\r
 478   <register id="CFG_GPMC_A11_OUT" acronym="CFG_GPMC_A11_OUT" offset="0x134" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a11_out interface">\r
 479     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 480     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 481     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 482     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 483     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 484   </register>\r
 485   <register id="CFG_GPMC_A12_IN" acronym="CFG_GPMC_A12_IN" offset="0x138" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_in interface">\r
 486     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 487     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 488     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 489     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 490     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 491   </register>\r
 492   <register id="CFG_GPMC_A12_OEN" acronym="CFG_GPMC_A12_OEN" offset="0x13C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_oen interface">\r
 493     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 494     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 495     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 496     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 497     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 498   </register>\r
 499   <register id="CFG_GPMC_A12_OUT" acronym="CFG_GPMC_A12_OUT" offset="0x140" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a12_out interface">\r
 500     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 501     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 502     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 503     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 504     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 505   </register>\r
 506   <register id="CFG_GPMC_A13_IN" acronym="CFG_GPMC_A13_IN" offset="0x144" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_in interface">\r
 507     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 508     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 509     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 510     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 511     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 512   </register>\r
 513   <register id="CFG_GPMC_A13_OEN" acronym="CFG_GPMC_A13_OEN" offset="0x148" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_oen interface">\r
 514     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 515     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 516     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 517     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 518     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 519   </register>\r
 520   <register id="CFG_GPMC_A13_OUT" acronym="CFG_GPMC_A13_OUT" offset="0x14C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a13_out interface">\r
 521     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 522     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 523     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 524     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 525     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 526   </register>\r
 527   <register id="CFG_GPMC_A14_IN" acronym="CFG_GPMC_A14_IN" offset="0x150" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_in interface">\r
 528     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 529     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 530     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 531     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 532     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 533   </register>\r
 534   <register id="CFG_GPMC_A14_OEN" acronym="CFG_GPMC_A14_OEN" offset="0x154" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_oen interface">\r
 535     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 536     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 537     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 538     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 539     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 540   </register>\r
 541   <register id="CFG_GPMC_A14_OUT" acronym="CFG_GPMC_A14_OUT" offset="0x158" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a14_out interface">\r
 542     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 543     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 544     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 545     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 546     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 547   </register>\r
 548   <register id="CFG_GPMC_A15_IN" acronym="CFG_GPMC_A15_IN" offset="0x15C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_in interface">\r
 549     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 550     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 551     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 552     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 553     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 554   </register>\r
 555   <register id="CFG_GPMC_A15_OEN" acronym="CFG_GPMC_A15_OEN" offset="0x160" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_oen interface">\r
 556     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 557     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 558     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 559     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 560     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 561   </register>\r
 562   <register id="CFG_GPMC_A15_OUT" acronym="CFG_GPMC_A15_OUT" offset="0x164" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a15_out interface">\r
 563     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 564     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 565     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 566     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 567     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 568   </register>\r
 569   <register id="CFG_GPMC_A16_IN" acronym="CFG_GPMC_A16_IN" offset="0x168" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_in interface">\r
 570     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 571     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 572     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 573     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 574     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 575   </register>\r
 576   <register id="CFG_GPMC_A16_OEN" acronym="CFG_GPMC_A16_OEN" offset="0x16C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_oen interface">\r
 577     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 578     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 579     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 580     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 581     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 582   </register>\r
 583   <register id="CFG_GPMC_A16_OUT" acronym="CFG_GPMC_A16_OUT" offset="0x170" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a16_out interface">\r
 584     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 585     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 586     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 587     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 588     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 589   </register>\r
 590   <register id="CFG_GPMC_A17_IN" acronym="CFG_GPMC_A17_IN" offset="0x174" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_in interface">\r
 591     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 592     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 593     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 594     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 595     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 596   </register>\r
 597   <register id="CFG_GPMC_A17_OEN" acronym="CFG_GPMC_A17_OEN" offset="0x178" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_oen interface">\r
 598     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 599     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 600     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 601     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 602     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 603   </register>\r
 604   <register id="CFG_GPMC_A17_OUT" acronym="CFG_GPMC_A17_OUT" offset="0x17C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a17_out interface">\r
 605     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 606     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 607     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 608     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 609     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 610   </register>\r
 611   <register id="CFG_GPMC_A18_IN" acronym="CFG_GPMC_A18_IN" offset="0x180" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_in interface">\r
 612     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 613     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 614     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 615     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 616     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 617   </register>\r
 618   <register id="CFG_GPMC_A18_OEN" acronym="CFG_GPMC_A18_OEN" offset="0x184" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_oen interface">\r
 619     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 620     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 621     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 622     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 623     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 624   </register>\r
 625   <register id="CFG_GPMC_A18_OUT" acronym="CFG_GPMC_A18_OUT" offset="0x188" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a18_out interface">\r
 626     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 627     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 628     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 629     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 630     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 631   </register>\r
 632   <register id="CFG_GPMC_A19_IN" acronym="CFG_GPMC_A19_IN" offset="0x18C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_in interface">\r
 633     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 634     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 635     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 636     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 637     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 638   </register>\r
 639   <register id="CFG_GPMC_A19_OEN" acronym="CFG_GPMC_A19_OEN" offset="0x190" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_oen interface">\r
 640     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 641     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 642     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 643     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 644     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 645   </register>\r
 646   <register id="CFG_GPMC_A19_OUT" acronym="CFG_GPMC_A19_OUT" offset="0x194" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a19_out interface">\r
 647     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 648     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 649     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 650     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 651     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 652   </register>\r
 653   <register id="CFG_GPMC_A1_IN" acronym="CFG_GPMC_A1_IN" offset="0x198" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_in interface">\r
 654     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 655     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 656     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 657     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 658     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 659   </register>\r
 660   <register id="CFG_GPMC_A1_OEN" acronym="CFG_GPMC_A1_OEN" offset="0x19C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_oen interface">\r
 661     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 662     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 663     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 664     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 665     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 666   </register>\r
 667   <register id="CFG_GPMC_A1_OUT" acronym="CFG_GPMC_A1_OUT" offset="0x1A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a1_out interface">\r
 668     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 669     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 670     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 671     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 672     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 673   </register>\r
 674   <register id="CFG_GPMC_A20_IN" acronym="CFG_GPMC_A20_IN" offset="0x1A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_in interface">\r
 675     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 676     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 677     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 678     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 679     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 680   </register>\r
 681   <register id="CFG_GPMC_A20_OEN" acronym="CFG_GPMC_A20_OEN" offset="0x1A8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_oen interface">\r
 682     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 683     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 684     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 685     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 686     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 687   </register>\r
 688   <register id="CFG_GPMC_A20_OUT" acronym="CFG_GPMC_A20_OUT" offset="0x1AC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a20_out interface">\r
 689     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 690     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 691     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 692     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 693     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 694   </register>\r
 695   <register id="CFG_GPMC_A21_IN" acronym="CFG_GPMC_A21_IN" offset="0x1B0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_in interface">\r
 696     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 697     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 698     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 699     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 700     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 701   </register>\r
 702   <register id="CFG_GPMC_A21_OEN" acronym="CFG_GPMC_A21_OEN" offset="0x1B4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_oen interface">\r
 703     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 704     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 705     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 706     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 707     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 708   </register>\r
 709   <register id="CFG_GPMC_A21_OUT" acronym="CFG_GPMC_A21_OUT" offset="0x1B8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a21_out interface">\r
 710     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 711     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 712     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 713     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 714     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 715   </register>\r
 716   <register id="CFG_GPMC_A22_IN" acronym="CFG_GPMC_A22_IN" offset="0x1BC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_in interface">\r
 717     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 718     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 719     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 720     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 721     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 722   </register>\r
 723   <register id="CFG_GPMC_A22_OEN" acronym="CFG_GPMC_A22_OEN" offset="0x1C0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_oen interface">\r
 724     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 725     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 726     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 727     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 728     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 729   </register>\r
 730   <register id="CFG_GPMC_A22_OUT" acronym="CFG_GPMC_A22_OUT" offset="0x1C4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a22_out interface">\r
 731     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 732     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 733     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 734     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 735     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 736   </register>\r
 737   <register id="CFG_GPMC_A23_IN" acronym="CFG_GPMC_A23_IN" offset="0x1C8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_in interface">\r
 738     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 739     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 740     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 741     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 742     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 743   </register>\r
 744   <register id="CFG_GPMC_A23_OEN" acronym="CFG_GPMC_A23_OEN" offset="0x1CC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_oen interface">\r
 745     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 746     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 747     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 748     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 749     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 750   </register>\r
 751   <register id="CFG_GPMC_A23_OUT" acronym="CFG_GPMC_A23_OUT" offset="0x1D0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a23_out interface">\r
 752     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 753     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 754     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 755     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 756     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 757   </register>\r
 758   <register id="CFG_GPMC_A24_IN" acronym="CFG_GPMC_A24_IN" offset="0x1D4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_in interface">\r
 759     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 760     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 761     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 762     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 763     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 764   </register>\r
 765   <register id="CFG_GPMC_A24_OEN" acronym="CFG_GPMC_A24_OEN" offset="0x1D8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_oen interface">\r
 766     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 767     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 768     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 769     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 770     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 771   </register>\r
 772   <register id="CFG_GPMC_A24_OUT" acronym="CFG_GPMC_A24_OUT" offset="0x1DC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a24_out interface">\r
 773     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 774     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 775     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 776     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 777     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 778   </register>\r
 779   <register id="CFG_GPMC_A25_IN" acronym="CFG_GPMC_A25_IN" offset="0x1E0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_in interface">\r
 780     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 781     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 782     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 783     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 784     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 785   </register>\r
 786   <register id="CFG_GPMC_A25_OEN" acronym="CFG_GPMC_A25_OEN" offset="0x1E4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_oen interface">\r
 787     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 788     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 789     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 790     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 791     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 792   </register>\r
 793   <register id="CFG_GPMC_A25_OUT" acronym="CFG_GPMC_A25_OUT" offset="0x1E8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a25_out interface">\r
 794     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 795     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 796     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 797     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 798     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 799   </register>\r
 800   <register id="CFG_GPMC_A26_IN" acronym="CFG_GPMC_A26_IN" offset="0x1EC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_in interface">\r
 801     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 802     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 803     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 804     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 805     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 806   </register>\r
 807   <register id="CFG_GPMC_A26_OEN" acronym="CFG_GPMC_A26_OEN" offset="0x1F0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_oen interface">\r
 808     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 809     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 810     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 811     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 812     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 813   </register>\r
 814   <register id="CFG_GPMC_A26_OUT" acronym="CFG_GPMC_A26_OUT" offset="0x1F4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a26_out interface">\r
 815     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 816     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 817     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 818     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 819     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 820   </register>\r
 821   <register id="CFG_GPMC_A27_IN" acronym="CFG_GPMC_A27_IN" offset="0x1F8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_in interface">\r
 822     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 823     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 824     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 825     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 826     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 827   </register>\r
 828   <register id="CFG_GPMC_A27_OEN" acronym="CFG_GPMC_A27_OEN" offset="0x1FC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_oen interface">\r
 829     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 830     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 831     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 832     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 833     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 834   </register>\r
 835   <register id="CFG_GPMC_A27_OUT" acronym="CFG_GPMC_A27_OUT" offset="0x200" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a27_out interface">\r
 836     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 837     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 838     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 839     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 840     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 841   </register>\r
 842   <register id="CFG_GPMC_A2_IN" acronym="CFG_GPMC_A2_IN" offset="0x204" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_in interface">\r
 843     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 844     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 845     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 846     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 847     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 848   </register>\r
 849   <register id="CFG_GPMC_A2_OEN" acronym="CFG_GPMC_A2_OEN" offset="0x208" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_oen interface">\r
 850     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 851     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 852     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 853     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 854     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 855   </register>\r
 856   <register id="CFG_GPMC_A2_OUT" acronym="CFG_GPMC_A2_OUT" offset="0x20C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a2_out interface">\r
 857     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 858     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 859     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 860     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 861     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 862   </register>\r
 863   <register id="CFG_GPMC_A3_IN" acronym="CFG_GPMC_A3_IN" offset="0x210" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_in interface">\r
 864     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 865     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 866     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 867     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 868     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 869   </register>\r
 870   <register id="CFG_GPMC_A3_OEN" acronym="CFG_GPMC_A3_OEN" offset="0x214" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_oen interface">\r
 871     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 872     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 873     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 874     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 875     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 876   </register>\r
 877   <register id="CFG_GPMC_A3_OUT" acronym="CFG_GPMC_A3_OUT" offset="0x218" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a3_out interface">\r
 878     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 879     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 880     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 881     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 882     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 883   </register>\r
 884   <register id="CFG_GPMC_A4_IN" acronym="CFG_GPMC_A4_IN" offset="0x21C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_in interface">\r
 885     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 886     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 887     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 888     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 889     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 890   </register>\r
 891   <register id="CFG_GPMC_A4_OEN" acronym="CFG_GPMC_A4_OEN" offset="0x220" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_oen interface">\r
 892     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 893     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 894     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 895     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 896     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 897   </register>\r
 898   <register id="CFG_GPMC_A4_OUT" acronym="CFG_GPMC_A4_OUT" offset="0x224" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a4_out interface">\r
 899     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 900     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 901     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 902     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 903     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 904   </register>\r
 905   <register id="CFG_GPMC_A5_IN" acronym="CFG_GPMC_A5_IN" offset="0x228" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_in interface">\r
 906     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 907     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 908     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 909     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 910     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 911   </register>\r
 912   <register id="CFG_GPMC_A5_OEN" acronym="CFG_GPMC_A5_OEN" offset="0x22C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_oen interface">\r
 913     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 914     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 915     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 916     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 917     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 918   </register>\r
 919   <register id="CFG_GPMC_A5_OUT" acronym="CFG_GPMC_A5_OUT" offset="0x230" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a5_out interface">\r
 920     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 921     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 922     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 923     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 924     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 925   </register>\r
 926   <register id="CFG_GPMC_A6_IN" acronym="CFG_GPMC_A6_IN" offset="0x234" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_in interface">\r
 927     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 928     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 929     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 930     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 931     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 932   </register>\r
 933   <register id="CFG_GPMC_A6_OEN" acronym="CFG_GPMC_A6_OEN" offset="0x238" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_oen interface">\r
 934     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 935     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 936     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 937     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 938     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 939   </register>\r
 940   <register id="CFG_GPMC_A6_OUT" acronym="CFG_GPMC_A6_OUT" offset="0x23C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a6_out interface">\r
 941     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 942     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 943     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 944     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 945     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 946   </register>\r
 947   <register id="CFG_GPMC_A7_IN" acronym="CFG_GPMC_A7_IN" offset="0x240" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_in interface">\r
 948     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 949     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 950     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 951     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 952     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 953   </register>\r
 954   <register id="CFG_GPMC_A7_OEN" acronym="CFG_GPMC_A7_OEN" offset="0x244" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_oen interface">\r
 955     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 956     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 957     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 958     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 959     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 960   </register>\r
 961   <register id="CFG_GPMC_A7_OUT" acronym="CFG_GPMC_A7_OUT" offset="0x248" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a7_out interface">\r
 962     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 963     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 964     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 965     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 966     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 967   </register>\r
 968   <register id="CFG_GPMC_A8_IN" acronym="CFG_GPMC_A8_IN" offset="0x24C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_in interface">\r
 969     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 970     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 971     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 972     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 973     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 974   </register>\r
 975   <register id="CFG_GPMC_A8_OEN" acronym="CFG_GPMC_A8_OEN" offset="0x250" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_oen interface">\r
 976     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 977     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 978     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 979     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 980     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 981   </register>\r
 982   <register id="CFG_GPMC_A8_OUT" acronym="CFG_GPMC_A8_OUT" offset="0x254" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a8_out interface">\r
 983     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 984     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 985     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 986     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 987     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 988   </register>\r
 989   <register id="CFG_GPMC_A9_IN" acronym="CFG_GPMC_A9_IN" offset="0x258" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_in interface">\r
 990     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 991     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 992     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
 993     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
 994     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
 995   </register>\r
 996   <register id="CFG_GPMC_A9_OEN" acronym="CFG_GPMC_A9_OEN" offset="0x25C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_oen interface">\r
 997     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
 998     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
 999     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1000     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1001     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1002   </register>\r
1003   <register id="CFG_GPMC_A9_OUT" acronym="CFG_GPMC_A9_OUT" offset="0x260" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_a9_out interface">\r
1004     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1005     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1006     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1007     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1008     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1009   </register>\r
1010   <register id="CFG_GPMC_AD0_IN" acronym="CFG_GPMC_AD0_IN" offset="0x264" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_in interface">\r
1011     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1012     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1013     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1014     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1015     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1016   </register>\r
1017   <register id="CFG_GPMC_AD0_OEN" acronym="CFG_GPMC_AD0_OEN" offset="0x268" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_oen interface">\r
1018     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1019     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1020     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1021     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1022     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1023   </register>\r
1024   <register id="CFG_GPMC_AD0_OUT" acronym="CFG_GPMC_AD0_OUT" offset="0x26C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad0_out interface">\r
1025     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1026     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1027     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1028     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1029     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1030   </register>\r
1031   <register id="CFG_GPMC_AD10_IN" acronym="CFG_GPMC_AD10_IN" offset="0x270" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_in interface">\r
1032     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1033     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1034     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1035     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1036     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1037   </register>\r
1038   <register id="CFG_GPMC_AD10_OEN" acronym="CFG_GPMC_AD10_OEN" offset="0x274" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_oen interface">\r
1039     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1040     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1041     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1042     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1043     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1044   </register>\r
1045   <register id="CFG_GPMC_AD10_OUT" acronym="CFG_GPMC_AD10_OUT" offset="0x278" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad10_out interface">\r
1046     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1047     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1048     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1049     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1050     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1051   </register>\r
1052   <register id="CFG_GPMC_AD11_IN" acronym="CFG_GPMC_AD11_IN" offset="0x27C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_in interface">\r
1053     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1054     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1055     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1056     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1057     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1058   </register>\r
1059   <register id="CFG_GPMC_AD11_OEN" acronym="CFG_GPMC_AD11_OEN" offset="0x280" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_oen interface">\r
1060     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1061     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1062     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1063     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1064     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1065   </register>\r
1066   <register id="CFG_GPMC_AD11_OUT" acronym="CFG_GPMC_AD11_OUT" offset="0x284" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad11_out interface">\r
1067     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1068     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1069     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1070     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1071     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1072   </register>\r
1073   <register id="CFG_GPMC_AD12_IN" acronym="CFG_GPMC_AD12_IN" offset="0x288" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_in interface">\r
1074     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1075     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1076     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1077     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1078     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1079   </register>\r
1080   <register id="CFG_GPMC_AD12_OEN" acronym="CFG_GPMC_AD12_OEN" offset="0x28C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_oen interface">\r
1081     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1082     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1083     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1084     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1085     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1086   </register>\r
1087   <register id="CFG_GPMC_AD12_OUT" acronym="CFG_GPMC_AD12_OUT" offset="0x290" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad12_out interface">\r
1088     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1089     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1090     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1091     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1092     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1093   </register>\r
1094   <register id="CFG_GPMC_AD13_IN" acronym="CFG_GPMC_AD13_IN" offset="0x294" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_in interface">\r
1095     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1096     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1097     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1098     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1099     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1100   </register>\r
1101   <register id="CFG_GPMC_AD13_OEN" acronym="CFG_GPMC_AD13_OEN" offset="0x298" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_oen interface">\r
1102     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1103     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1104     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1105     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1106     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1107   </register>\r
1108   <register id="CFG_GPMC_AD13_OUT" acronym="CFG_GPMC_AD13_OUT" offset="0x29C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad13_out interface">\r
1109     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1110     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1111     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1112     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1113     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1114   </register>\r
1115   <register id="CFG_GPMC_AD14_IN" acronym="CFG_GPMC_AD14_IN" offset="0x2A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_in interface">\r
1116     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1117     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1118     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1119     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1120     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1121   </register>\r
1122   <register id="CFG_GPMC_AD14_OEN" acronym="CFG_GPMC_AD14_OEN" offset="0x2A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_oen interface">\r
1123     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1124     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1125     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1126     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1127     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1128   </register>\r
1129   <register id="CFG_GPMC_AD14_OUT" acronym="CFG_GPMC_AD14_OUT" offset="0x2A8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad14_out interface">\r
1130     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1131     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1132     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1133     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1134     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1135   </register>\r
1136   <register id="CFG_GPMC_AD15_IN" acronym="CFG_GPMC_AD15_IN" offset="0x2AC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_in interface">\r
1137     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1138     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1139     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1140     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1141     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1142   </register>\r
1143   <register id="CFG_GPMC_AD15_OEN" acronym="CFG_GPMC_AD15_OEN" offset="0x2B0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_oen interface">\r
1144     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1145     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1146     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1147     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1148     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1149   </register>\r
1150   <register id="CFG_GPMC_AD15_OUT" acronym="CFG_GPMC_AD15_OUT" offset="0x2B4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad15_out interface">\r
1151     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1152     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1153     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1154     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1155     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1156   </register>\r
1157   <register id="CFG_GPMC_AD1_IN" acronym="CFG_GPMC_AD1_IN" offset="0x2B8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_in interface">\r
1158     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1159     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1160     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1161     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1162     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1163   </register>\r
1164   <register id="CFG_GPMC_AD1_OEN" acronym="CFG_GPMC_AD1_OEN" offset="0x2BC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_oen interface">\r
1165     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1166     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1167     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1168     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1169     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1170   </register>\r
1171   <register id="CFG_GPMC_AD1_OUT" acronym="CFG_GPMC_AD1_OUT" offset="0x2C0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad1_out interface">\r
1172     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1173     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1174     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1175     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1176     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1177   </register>\r
1178   <register id="CFG_GPMC_AD2_IN" acronym="CFG_GPMC_AD2_IN" offset="0x2C4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_in interface">\r
1179     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1180     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1181     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1182     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1183     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1184   </register>\r
1185   <register id="CFG_GPMC_AD2_OEN" acronym="CFG_GPMC_AD2_OEN" offset="0x2C8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_oen interface">\r
1186     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1187     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1188     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1189     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1190     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1191   </register>\r
1192   <register id="CFG_GPMC_AD2_OUT" acronym="CFG_GPMC_AD2_OUT" offset="0x2CC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad2_out interface">\r
1193     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1194     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1195     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1196     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1197     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1198   </register>\r
1199   <register id="CFG_GPMC_AD3_IN" acronym="CFG_GPMC_AD3_IN" offset="0x2D0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_in interface">\r
1200     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1201     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1202     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1203     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1204     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1205   </register>\r
1206   <register id="CFG_GPMC_AD3_OEN" acronym="CFG_GPMC_AD3_OEN" offset="0x2D4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_oen interface">\r
1207     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1208     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1209     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1210     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1211     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1212   </register>\r
1213   <register id="CFG_GPMC_AD3_OUT" acronym="CFG_GPMC_AD3_OUT" offset="0x2D8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad3_out interface">\r
1214     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1215     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1216     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1217     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1218     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1219   </register>\r
1220   <register id="CFG_GPMC_AD4_IN" acronym="CFG_GPMC_AD4_IN" offset="0x2DC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_in interface">\r
1221     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1222     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1223     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1224     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1225     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1226   </register>\r
1227   <register id="CFG_GPMC_AD4_OEN" acronym="CFG_GPMC_AD4_OEN" offset="0x2E0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_oen interface">\r
1228     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1229     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1230     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1231     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1232     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1233   </register>\r
1234   <register id="CFG_GPMC_AD4_OUT" acronym="CFG_GPMC_AD4_OUT" offset="0x2E4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad4_out interface">\r
1235     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1236     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1237     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1238     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1239     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1240   </register>\r
1241   <register id="CFG_GPMC_AD5_IN" acronym="CFG_GPMC_AD5_IN" offset="0x2E8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_in interface">\r
1242     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1243     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1244     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1245     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1246     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1247   </register>\r
1248   <register id="CFG_GPMC_AD5_OEN" acronym="CFG_GPMC_AD5_OEN" offset="0x2EC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_oen interface">\r
1249     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1250     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1251     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1252     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1253     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1254   </register>\r
1255   <register id="CFG_GPMC_AD5_OUT" acronym="CFG_GPMC_AD5_OUT" offset="0x2F0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad5_out interface">\r
1256     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1257     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1258     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1259     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1260     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1261   </register>\r
1262   <register id="CFG_GPMC_AD6_IN" acronym="CFG_GPMC_AD6_IN" offset="0x2F4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_in interface">\r
1263     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1264     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1265     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1266     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1267     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1268   </register>\r
1269   <register id="CFG_GPMC_AD6_OEN" acronym="CFG_GPMC_AD6_OEN" offset="0x2F8" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_oen interface">\r
1270     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1271     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1272     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1273     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1274     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1275   </register>\r
1276   <register id="CFG_GPMC_AD6_OUT" acronym="CFG_GPMC_AD6_OUT" offset="0x2FC" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad6_out interface">\r
1277     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1278     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1279     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1280     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1281     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1282   </register>\r
1283   <register id="CFG_GPMC_AD7_IN" acronym="CFG_GPMC_AD7_IN" offset="0x300" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_in interface">\r
1284     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1285     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1286     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1287     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1288     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1289   </register>\r
1290   <register id="CFG_GPMC_AD7_OEN" acronym="CFG_GPMC_AD7_OEN" offset="0x304" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_oen interface">\r
1291     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1292     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1293     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1294     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1295     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1296   </register>\r
1297   <register id="CFG_GPMC_AD7_OUT" acronym="CFG_GPMC_AD7_OUT" offset="0x308" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad7_out interface">\r
1298     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1299     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1300     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1301     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1302     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1303   </register>\r
1304   <register id="CFG_GPMC_AD8_IN" acronym="CFG_GPMC_AD8_IN" offset="0x30C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_in interface">\r
1305     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1306     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1307     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1308     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1309     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1310   </register>\r
1311   <register id="CFG_GPMC_AD8_OEN" acronym="CFG_GPMC_AD8_OEN" offset="0x310" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_oen interface">\r
1312     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1313     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1314     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1315     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1316     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1317   </register>\r
1318   <register id="CFG_GPMC_AD8_OUT" acronym="CFG_GPMC_AD8_OUT" offset="0x314" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad8_out interface">\r
1319     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1320     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1321     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1322     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1323     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1324   </register>\r
1325   <register id="CFG_GPMC_AD9_IN" acronym="CFG_GPMC_AD9_IN" offset="0x318" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_in interface">\r
1326     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1327     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1328     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1329     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1330     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1331   </register>\r
1332   <register id="CFG_GPMC_AD9_OEN" acronym="CFG_GPMC_AD9_OEN" offset="0x31C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_oen interface">\r
1333     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1334     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1335     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1336     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1337     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1338   </register>\r
1339   <register id="CFG_GPMC_AD9_OUT" acronym="CFG_GPMC_AD9_OUT" offset="0x320" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ad9_out interface">\r
1340     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1341     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1342     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1343     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1344     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1345   </register>\r
1346   <register id="CFG_GPMC_ADVN_ALE_IN" acronym="CFG_GPMC_ADVN_ALE_IN" offset="0x324" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_in interface">\r
1347     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1348     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1349     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1350     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1351     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1352   </register>\r
1353   <register id="CFG_GPMC_ADVN_ALE_OEN" acronym="CFG_GPMC_ADVN_ALE_OEN" offset="0x328" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_oen interface">\r
1354     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1355     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1356     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1357     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1358     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1359   </register>\r
1360   <register id="CFG_GPMC_ADVN_ALE_OUT" acronym="CFG_GPMC_ADVN_ALE_OUT" offset="0x32C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_advn_ale_out interface">\r
1361     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1362     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1363     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1364     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1365     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1366   </register>\r
1367   <register id="CFG_GPMC_BEN0_IN" acronym="CFG_GPMC_BEN0_IN" offset="0x330" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_in interface">\r
1368     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1369     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1370     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1371     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1372     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1373   </register>\r
1374   <register id="CFG_GPMC_BEN0_OEN" acronym="CFG_GPMC_BEN0_OEN" offset="0x334" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_oen interface">\r
1375     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1376     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1377     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1378     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1379     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1380   </register>\r
1381   <register id="CFG_GPMC_BEN0_OUT" acronym="CFG_GPMC_BEN0_OUT" offset="0x338" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben0_out interface">\r
1382     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1383     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1384     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1385     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1386     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1387   </register>\r
1388   <register id="CFG_GPMC_BEN1_IN" acronym="CFG_GPMC_BEN1_IN" offset="0x33C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_in interface">\r
1389     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1390     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1391     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1392     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1393     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1394   </register>\r
1395   <register id="CFG_GPMC_BEN1_OEN" acronym="CFG_GPMC_BEN1_OEN" offset="0x340" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_oen interface">\r
1396     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1397     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1398     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1399     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1400     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1401   </register>\r
1402   <register id="CFG_GPMC_BEN1_OUT" acronym="CFG_GPMC_BEN1_OUT" offset="0x344" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_ben1_out interface">\r
1403     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1404     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1405     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1406     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1407     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1408   </register>\r
1409   <register id="CFG_GPMC_CLK_IN" acronym="CFG_GPMC_CLK_IN" offset="0x348" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_in interface">\r
1410     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1411     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1412     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1413     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1414     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1415   </register>\r
1416   <register id="CFG_GPMC_CLK_OEN" acronym="CFG_GPMC_CLK_OEN" offset="0x34C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_oen interface">\r
1417     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1418     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1419     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1420     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1421     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1422   </register>\r
1423   <register id="CFG_GPMC_CLK_OUT" acronym="CFG_GPMC_CLK_OUT" offset="0x350" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_clk_out interface">\r
1424     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1425     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1426     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1427     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1428     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1429   </register>\r
1430   <register id="CFG_GPMC_CS0_IN" acronym="CFG_GPMC_CS0_IN" offset="0x354" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_in interface">\r
1431     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1432     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1433     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1434     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1435     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1436   </register>\r
1437   <register id="CFG_GPMC_CS0_OEN" acronym="CFG_GPMC_CS0_OEN" offset="0x358" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_oen interface">\r
1438     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1439     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1440     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1441     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1442     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1443   </register>\r
1444   <register id="CFG_GPMC_CS0_OUT" acronym="CFG_GPMC_CS0_OUT" offset="0x35C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs0_out interface">\r
1445     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1446     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1447     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1448     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1449     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1450   </register>\r
1451   <register id="CFG_GPMC_CS1_IN" acronym="CFG_GPMC_CS1_IN" offset="0x360" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_in interface">\r
1452     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1453     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1454     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1455     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1456     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1457   </register>\r
1458   <register id="CFG_GPMC_CS1_OEN" acronym="CFG_GPMC_CS1_OEN" offset="0x364" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_oen interface">\r
1459     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1460     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1461     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1462     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1463     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1464   </register>\r
1465   <register id="CFG_GPMC_CS1_OUT" acronym="CFG_GPMC_CS1_OUT" offset="0x368" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs1_out interface">\r
1466     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1467     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1468     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1469     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1470     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1471   </register>\r
1472   <register id="CFG_GPMC_CS2_IN" acronym="CFG_GPMC_CS2_IN" offset="0x36C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_in interface">\r
1473     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1474     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1475     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1476     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1477     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1478   </register>\r
1479   <register id="CFG_GPMC_CS2_OEN" acronym="CFG_GPMC_CS2_OEN" offset="0x370" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_oen interface">\r
1480     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1481     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1482     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1483     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1484     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1485   </register>\r
1486   <register id="CFG_GPMC_CS2_OUT" acronym="CFG_GPMC_CS2_OUT" offset="0x374" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs2_out interface">\r
1487     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1488     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1489     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1490     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1491     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1492   </register>\r
1493   <register id="CFG_GPMC_CS3_IN" acronym="CFG_GPMC_CS3_IN" offset="0x378" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_in interface">\r
1494     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1495     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1496     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1497     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1498     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1499   </register>\r
1500   <register id="CFG_GPMC_CS3_OEN" acronym="CFG_GPMC_CS3_OEN" offset="0x37C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_oen interface">\r
1501     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1502     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1503     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1504     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1505     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1506   </register>\r
1507   <register id="CFG_GPMC_CS3_OUT" acronym="CFG_GPMC_CS3_OUT" offset="0x380" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_cs3_out interface">\r
1508     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1509     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1510     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1511     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1512     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1513   </register>\r
1514   <register id="CFG_GPMC_OEN_REN_IN" acronym="CFG_GPMC_OEN_REN_IN" offset="0x384" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_in interface">\r
1515     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1516     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1517     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1518     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1519     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1520   </register>\r
1521   <register id="CFG_GPMC_OEN_REN_OEN" acronym="CFG_GPMC_OEN_REN_OEN" offset="0x388" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_oen interface">\r
1522     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1523     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1524     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1525     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1526     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1527   </register>\r
1528   <register id="CFG_GPMC_OEN_REN_OUT" acronym="CFG_GPMC_OEN_REN_OUT" offset="0x38C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_oen_ren_out interface">\r
1529     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1530     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1531     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1532     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1533     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1534   </register>\r
1535   <register id="CFG_GPMC_WAIT0_IN" acronym="CFG_GPMC_WAIT0_IN" offset="0x390" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_in interface">\r
1536     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1537     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1538     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1539     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1540     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1541   </register>\r
1542   <register id="CFG_GPMC_WAIT0_OEN" acronym="CFG_GPMC_WAIT0_OEN" offset="0x394" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_oen interface">\r
1543     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1544     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1545     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1546     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1547     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1548   </register>\r
1549   <register id="CFG_GPMC_WAIT0_OUT" acronym="CFG_GPMC_WAIT0_OUT" offset="0x398" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wait0_out interface">\r
1550     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1551     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1552     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1553     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1554     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1555   </register>\r
1556   <register id="CFG_GPMC_WEN_IN" acronym="CFG_GPMC_WEN_IN" offset="0x39C" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_in interface">\r
1557     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1558     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1559     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1560     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1561     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1562   </register>\r
1563   <register id="CFG_GPMC_WEN_OEN" acronym="CFG_GPMC_WEN_OEN" offset="0x3A0" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_oen interface">\r
1564     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1565     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1566     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1567     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1568     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1569   </register>\r
1570   <register id="CFG_GPMC_WEN_OUT" acronym="CFG_GPMC_WEN_OUT" offset="0x3A4" width="32" description="Delay Select Value in binary coded form for cfg_gpmc_wen_out interface">\r
1571     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1572     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1573     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1574     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1575     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1576   </register>\r
1577   <register id="CFG_MCASP1_ACLKR_IN" acronym="CFG_MCASP1_ACLKR_IN" offset="0x3A8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_in interface">\r
1578     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1579     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1580     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1581     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1582     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1583   </register>\r
1584   <register id="CFG_MCASP1_ACLKR_OEN" acronym="CFG_MCASP1_ACLKR_OEN" offset="0x3AC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_oen interface">\r
1585     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1586     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1587     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1588     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1589     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1590   </register>\r
1591   <register id="CFG_MCASP1_ACLKR_OUT" acronym="CFG_MCASP1_ACLKR_OUT" offset="0x3B0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkr_out interface">\r
1592     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1593     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1594     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1595     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1596     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1597   </register>\r
1598   <register id="CFG_MCASP1_ACLKX_IN" acronym="CFG_MCASP1_ACLKX_IN" offset="0x3B4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_in interface">\r
1599     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1600     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1601     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1602     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1603     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1604   </register>\r
1605   <register id="CFG_MCASP1_ACLKX_OEN" acronym="CFG_MCASP1_ACLKX_OEN" offset="0x3B8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_oen interface">\r
1606     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1607     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1608     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1609     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1610     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1611   </register>\r
1612   <register id="CFG_MCASP1_ACLKX_OUT" acronym="CFG_MCASP1_ACLKX_OUT" offset="0x3BC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_aclkx_out interface">\r
1613     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1614     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1615     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1616     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1617     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1618   </register>\r
1619   <register id="CFG_MCASP1_AXR0_IN" acronym="CFG_MCASP1_AXR0_IN" offset="0x3C0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_in interface">\r
1620     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1621     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1622     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1623     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1624     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1625   </register>\r
1626   <register id="CFG_MCASP1_AXR0_OEN" acronym="CFG_MCASP1_AXR0_OEN" offset="0x3C4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_oen interface">\r
1627     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1628     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1629     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1630     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1631     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1632   </register>\r
1633   <register id="CFG_MCASP1_AXR0_OUT" acronym="CFG_MCASP1_AXR0_OUT" offset="0x3C8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr0_out interface">\r
1634     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1635     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1636     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1637     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1638     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1639   </register>\r
1640   <register id="CFG_MCASP1_AXR10_IN" acronym="CFG_MCASP1_AXR10_IN" offset="0x3CC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_in interface">\r
1641     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1642     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1643     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1644     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1645     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1646   </register>\r
1647   <register id="CFG_MCASP1_AXR10_OEN" acronym="CFG_MCASP1_AXR10_OEN" offset="0x3D0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_oen interface">\r
1648     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1649     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1650     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1651     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1652     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1653   </register>\r
1654   <register id="CFG_MCASP1_AXR10_OUT" acronym="CFG_MCASP1_AXR10_OUT" offset="0x3D4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr10_out interface">\r
1655     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1656     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1657     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1658     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1659     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1660   </register>\r
1661   <register id="CFG_MCASP1_AXR11_IN" acronym="CFG_MCASP1_AXR11_IN" offset="0x3D8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_in interface">\r
1662     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1663     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1664     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1665     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1666     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1667   </register>\r
1668   <register id="CFG_MCASP1_AXR11_OEN" acronym="CFG_MCASP1_AXR11_OEN" offset="0x3DC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_oen interface">\r
1669     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1670     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1671     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1672     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1673     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1674   </register>\r
1675   <register id="CFG_MCASP1_AXR11_OUT" acronym="CFG_MCASP1_AXR11_OUT" offset="0x3E0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr11_out interface">\r
1676     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1677     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1678     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1679     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1680     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1681   </register>\r
1682   <register id="CFG_MCASP1_AXR12_IN" acronym="CFG_MCASP1_AXR12_IN" offset="0x3E4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_in interface">\r
1683     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1684     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1685     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1686     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1687     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1688   </register>\r
1689   <register id="CFG_MCASP1_AXR12_OEN" acronym="CFG_MCASP1_AXR12_OEN" offset="0x3E8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_oen interface">\r
1690     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1691     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1692     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1693     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1694     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1695   </register>\r
1696   <register id="CFG_MCASP1_AXR12_OUT" acronym="CFG_MCASP1_AXR12_OUT" offset="0x3EC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr12_out interface">\r
1697     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1698     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1699     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1700     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1701     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1702   </register>\r
1703   <register id="CFG_MCASP1_AXR13_IN" acronym="CFG_MCASP1_AXR13_IN" offset="0x3F0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_in interface">\r
1704     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1705     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1706     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1707     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1708     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1709   </register>\r
1710   <register id="CFG_MCASP1_AXR13_OEN" acronym="CFG_MCASP1_AXR13_OEN" offset="0x3F4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_oen interface">\r
1711     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1712     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1713     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1714     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1715     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1716   </register>\r
1717   <register id="CFG_MCASP1_AXR13_OUT" acronym="CFG_MCASP1_AXR13_OUT" offset="0x3F8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr13_out interface">\r
1718     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1719     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1720     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1721     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1722     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1723   </register>\r
1724   <register id="CFG_MCASP1_AXR14_IN" acronym="CFG_MCASP1_AXR14_IN" offset="0x3FC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr14_in interface">\r
1725     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1726     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1727     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1728     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1729     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1730   </register>\r
1731   <register id="CFG_MCASP1_AXR14_OEN" acronym="CFG_MCASP1_AXR14_OEN" offset="0x400" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr14_oen interface">\r
1732     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1733     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1734     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1735     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1736     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1737   </register>\r
1738   <register id="CFG_MCASP1_AXR14_OUT" acronym="CFG_MCASP1_AXR14_OUT" offset="0x404" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr14_out interface">\r
1739     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1740     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1741     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1742     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1743     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1744   </register>\r
1745   <register id="CFG_MCASP1_AXR15_IN" acronym="CFG_MCASP1_AXR15_IN" offset="0x408" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr15_in interface">\r
1746     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1747     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1748     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1749     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1750     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1751   </register>\r
1752   <register id="CFG_MCASP1_AXR15_OEN" acronym="CFG_MCASP1_AXR15_OEN" offset="0x40C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr15_oen interface">\r
1753     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1754     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1755     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1756     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1757     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1758   </register>\r
1759   <register id="CFG_MCASP1_AXR15_OUT" acronym="CFG_MCASP1_AXR15_OUT" offset="0x410" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr15_out interface">\r
1760     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1761     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1762     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1763     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1764     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1765   </register>\r
1766   <register id="CFG_MCASP1_AXR1_IN" acronym="CFG_MCASP1_AXR1_IN" offset="0x414" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr1_in interface">\r
1767     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1768     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1769     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1770     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1771     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1772   </register>\r
1773   <register id="CFG_MCASP1_AXR1_OEN" acronym="CFG_MCASP1_AXR1_OEN" offset="0x418" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr1_oen interface">\r
1774     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1775     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1776     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1777     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1778     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1779   </register>\r
1780   <register id="CFG_MCASP1_AXR1_OUT" acronym="CFG_MCASP1_AXR1_OUT" offset="0x41C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr1_out interface">\r
1781     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1782     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1783     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1784     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1785     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1786   </register>\r
1787   <register id="CFG_MCASP1_AXR2_IN" acronym="CFG_MCASP1_AXR2_IN" offset="0x420" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr2_in interface">\r
1788     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1789     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1790     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1791     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1792     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1793   </register>\r
1794   <register id="CFG_MCASP1_AXR2_OEN" acronym="CFG_MCASP1_AXR2_OEN" offset="0x424" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr2_oen interface">\r
1795     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1796     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1797     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1798     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1799     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1800   </register>\r
1801   <register id="CFG_MCASP1_AXR2_OUT" acronym="CFG_MCASP1_AXR2_OUT" offset="0x428" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr2_out interface">\r
1802     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1803     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1804     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1805     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1806     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1807   </register>\r
1808   <register id="CFG_MCASP1_AXR3_IN" acronym="CFG_MCASP1_AXR3_IN" offset="0x42C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr3_in interface">\r
1809     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1810     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1811     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1812     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1813     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1814   </register>\r
1815   <register id="CFG_MCASP1_AXR3_OEN" acronym="CFG_MCASP1_AXR3_OEN" offset="0x430" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr3_oen interface">\r
1816     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1817     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1818     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1819     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1820     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1821   </register>\r
1822   <register id="CFG_MCASP1_AXR3_OUT" acronym="CFG_MCASP1_AXR3_OUT" offset="0x434" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr3_out interface">\r
1823     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1824     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1825     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1826     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1827     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1828   </register>\r
1829   <register id="CFG_MCASP1_AXR4_IN" acronym="CFG_MCASP1_AXR4_IN" offset="0x438" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr4_in interface">\r
1830     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1831     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1832     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1833     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1834     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1835   </register>\r
1836   <register id="CFG_MCASP1_AXR4_OEN" acronym="CFG_MCASP1_AXR4_OEN" offset="0x43C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr4_oen interface">\r
1837     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1838     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1839     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1840     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1841     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1842   </register>\r
1843   <register id="CFG_MCASP1_AXR4_OUT" acronym="CFG_MCASP1_AXR4_OUT" offset="0x440" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr4_out interface">\r
1844     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1845     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1846     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1847     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1848     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1849   </register>\r
1850   <register id="CFG_MCASP1_AXR5_IN" acronym="CFG_MCASP1_AXR5_IN" offset="0x444" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr5_in interface">\r
1851     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1852     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1853     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1854     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1855     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1856   </register>\r
1857   <register id="CFG_MCASP1_AXR5_OEN" acronym="CFG_MCASP1_AXR5_OEN" offset="0x448" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr5_oen interface">\r
1858     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1859     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1860     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1861     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1862     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1863   </register>\r
1864   <register id="CFG_MCASP1_AXR5_OUT" acronym="CFG_MCASP1_AXR5_OUT" offset="0x44C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr5_out interface">\r
1865     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1866     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1867     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1868     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1869     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1870   </register>\r
1871   <register id="CFG_MCASP1_AXR6_IN" acronym="CFG_MCASP1_AXR6_IN" offset="0x450" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr6_in interface">\r
1872     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1873     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1874     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1875     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1876     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1877   </register>\r
1878   <register id="CFG_MCASP1_AXR6_OEN" acronym="CFG_MCASP1_AXR6_OEN" offset="0x454" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr6_oen interface">\r
1879     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1880     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1881     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1882     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1883     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1884   </register>\r
1885   <register id="CFG_MCASP1_AXR6_OUT" acronym="CFG_MCASP1_AXR6_OUT" offset="0x458" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr6_out interface">\r
1886     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1887     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1888     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1889     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1890     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1891   </register>\r
1892   <register id="CFG_MCASP1_AXR7_IN" acronym="CFG_MCASP1_AXR7_IN" offset="0x45C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr7_in interface">\r
1893     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1894     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1895     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1896     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1897     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1898   </register>\r
1899   <register id="CFG_MCASP1_AXR7_OEN" acronym="CFG_MCASP1_AXR7_OEN" offset="0x460" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr7_oen interface">\r
1900     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1901     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1902     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1903     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1904     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1905   </register>\r
1906   <register id="CFG_MCASP1_AXR7_OUT" acronym="CFG_MCASP1_AXR7_OUT" offset="0x464" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr7_out interface">\r
1907     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1908     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1909     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1910     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1911     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1912   </register>\r
1913   <register id="CFG_MCASP1_AXR8_IN" acronym="CFG_MCASP1_AXR8_IN" offset="0x468" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr8_in interface">\r
1914     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1915     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1916     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1917     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1918     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1919   </register>\r
1920   <register id="CFG_MCASP1_AXR8_OEN" acronym="CFG_MCASP1_AXR8_OEN" offset="0x46C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr8_oen interface">\r
1921     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1922     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1923     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1924     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1925     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1926   </register>\r
1927   <register id="CFG_MCASP1_AXR8_OUT" acronym="CFG_MCASP1_AXR8_OUT" offset="0x470" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr8_out interface">\r
1928     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1929     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1930     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1931     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1932     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1933   </register>\r
1934   <register id="CFG_MCASP1_AXR9_IN" acronym="CFG_MCASP1_AXR9_IN" offset="0x474" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr9_in interface">\r
1935     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1936     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1937     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1938     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1939     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1940   </register>\r
1941   <register id="CFG_MCASP1_AXR9_OEN" acronym="CFG_MCASP1_AXR9_OEN" offset="0x478" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr9_oen interface">\r
1942     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1943     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1944     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1945     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1946     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1947   </register>\r
1948   <register id="CFG_MCASP1_AXR9_OUT" acronym="CFG_MCASP1_AXR9_OUT" offset="0x47C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_axr9_out interface">\r
1949     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1950     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1951     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1952     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1953     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1954   </register>\r
1955   <register id="CFG_MCASP1_FSR_IN" acronym="CFG_MCASP1_FSR_IN" offset="0x480" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsr_in interface">\r
1956     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1957     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1958     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1959     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1960     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1961   </register>\r
1962   <register id="CFG_MCASP1_FSR_OEN" acronym="CFG_MCASP1_FSR_OEN" offset="0x484" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsr_oen interface">\r
1963     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1964     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1965     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1966     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1967     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1968   </register>\r
1969   <register id="CFG_MCASP1_FSR_OUT" acronym="CFG_MCASP1_FSR_OUT" offset="0x488" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsr_out interface">\r
1970     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1971     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1972     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1973     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1974     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1975   </register>\r
1976   <register id="CFG_MCASP1_FSX_IN" acronym="CFG_MCASP1_FSX_IN" offset="0x48C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsx_in interface">\r
1977     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1978     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1979     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1980     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1981     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1982   </register>\r
1983   <register id="CFG_MCASP1_FSX_OEN" acronym="CFG_MCASP1_FSX_OEN" offset="0x490" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsx_oen interface">\r
1984     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1985     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1986     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1987     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1988     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1989   </register>\r
1990   <register id="CFG_MCASP1_FSX_OUT" acronym="CFG_MCASP1_FSX_OUT" offset="0x494" width="32" description="Delay Select Value in binary coded form for cfg_mcasp1_fsx_out interface">\r
1991     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1992     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
1993     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
1994     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
1995     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
1996   </register>\r
1997   <register id="CFG_MCASP2_ACLKR_IN" acronym="CFG_MCASP2_ACLKR_IN" offset="0x498" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkr_in interface">\r
1998     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
1999     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2000     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2001     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2002     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2003   </register>\r
2004   <register id="CFG_MCASP2_ACLKR_OEN" acronym="CFG_MCASP2_ACLKR_OEN" offset="0x49C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkr_oen interface">\r
2005     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2006     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2007     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2008     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2009     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2010   </register>\r
2011   <register id="CFG_MCASP2_ACLKR_OUT" acronym="CFG_MCASP2_ACLKR_OUT" offset="0x4A0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkr_out interface">\r
2012     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2013     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2014     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2015     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2016     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2017   </register>\r
2018   <register id="CFG_MCASP2_ACLKX_IN" acronym="CFG_MCASP2_ACLKX_IN" offset="0x4A4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkx_in interface">\r
2019     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2020     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2021     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2022     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2023     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2024   </register>\r
2025   <register id="CFG_MCASP2_ACLKX_OEN" acronym="CFG_MCASP2_ACLKX_OEN" offset="0x4A8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkx_oen interface">\r
2026     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2027     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2028     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2029     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2030     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2031   </register>\r
2032   <register id="CFG_MCASP2_ACLKX_OUT" acronym="CFG_MCASP2_ACLKX_OUT" offset="0x4AC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_aclkx_out interface">\r
2033     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2034     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2035     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2036     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2037     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2038   </register>\r
2039   <register id="CFG_MCASP2_AXR0_IN" acronym="CFG_MCASP2_AXR0_IN" offset="0x4B0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr0_in interface">\r
2040     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2041     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2042     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2043     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2044     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2045   </register>\r
2046   <register id="CFG_MCASP2_AXR0_OEN" acronym="CFG_MCASP2_AXR0_OEN" offset="0x4B4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr0_oen interface">\r
2047     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2048     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2049     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2050     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2051     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2052   </register>\r
2053   <register id="CFG_MCASP2_AXR0_OUT" acronym="CFG_MCASP2_AXR0_OUT" offset="0x4B8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr0_out interface">\r
2054     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2055     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2056     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2057     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2058     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2059   </register>\r
2060   <register id="CFG_MCASP2_AXR1_IN" acronym="CFG_MCASP2_AXR1_IN" offset="0x4BC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr1_in interface">\r
2061     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2062     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2063     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2064     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2065     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2066   </register>\r
2067   <register id="CFG_MCASP2_AXR1_OEN" acronym="CFG_MCASP2_AXR1_OEN" offset="0x4C0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr1_oen interface">\r
2068     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2069     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2070     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2071     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2072     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2073   </register>\r
2074   <register id="CFG_MCASP2_AXR1_OUT" acronym="CFG_MCASP2_AXR1_OUT" offset="0x4C4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr1_out interface">\r
2075     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2076     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2077     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2078     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2079     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2080   </register>\r
2081   <register id="CFG_MCASP2_AXR2_IN" acronym="CFG_MCASP2_AXR2_IN" offset="0x4C8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr2_in interface">\r
2082     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2083     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2084     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2085     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2086     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2087   </register>\r
2088   <register id="CFG_MCASP2_AXR2_OEN" acronym="CFG_MCASP2_AXR2_OEN" offset="0x4CC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr2_oen interface">\r
2089     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2090     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2091     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2092     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2093     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2094   </register>\r
2095   <register id="CFG_MCASP2_AXR2_OUT" acronym="CFG_MCASP2_AXR2_OUT" offset="0x4D0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr2_out interface">\r
2096     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2097     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2098     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2099     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2100     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2101   </register>\r
2102   <register id="CFG_MCASP2_AXR3_IN" acronym="CFG_MCASP2_AXR3_IN" offset="0x4D4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr3_in interface">\r
2103     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2104     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2105     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2106     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2107     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2108   </register>\r
2109   <register id="CFG_MCASP2_AXR3_OEN" acronym="CFG_MCASP2_AXR3_OEN" offset="0x4D8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr3_oen interface">\r
2110     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2111     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2112     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2113     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2114     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2115   </register>\r
2116   <register id="CFG_MCASP2_AXR3_OUT" acronym="CFG_MCASP2_AXR3_OUT" offset="0x4DC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr3_out interface">\r
2117     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2118     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2119     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2120     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2121     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2122   </register>\r
2123   <register id="CFG_MCASP2_AXR4_IN" acronym="CFG_MCASP2_AXR4_IN" offset="0x4E0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr4_in interface">\r
2124     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2125     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2126     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2127     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2128     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2129   </register>\r
2130   <register id="CFG_MCASP2_AXR4_OEN" acronym="CFG_MCASP2_AXR4_OEN" offset="0x4E4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr4_oen interface">\r
2131     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2132     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2133     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2134     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2135     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2136   </register>\r
2137   <register id="CFG_MCASP2_AXR4_OUT" acronym="CFG_MCASP2_AXR4_OUT" offset="0x4E8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr4_out interface">\r
2138     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2139     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2140     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2141     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2142     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2143   </register>\r
2144   <register id="CFG_MCASP2_AXR5_IN" acronym="CFG_MCASP2_AXR5_IN" offset="0x4EC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr5_in interface">\r
2145     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2146     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2147     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2148     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2149     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2150   </register>\r
2151   <register id="CFG_MCASP2_AXR5_OEN" acronym="CFG_MCASP2_AXR5_OEN" offset="0x4F0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr5_oen interface">\r
2152     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2153     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2154     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2155     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2156     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2157   </register>\r
2158   <register id="CFG_MCASP2_AXR5_OUT" acronym="CFG_MCASP2_AXR5_OUT" offset="0x4F4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr5_out interface">\r
2159     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2160     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2161     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2162     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2163     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2164   </register>\r
2165   <register id="CFG_MCASP2_AXR6_IN" acronym="CFG_MCASP2_AXR6_IN" offset="0x4F8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr6_in interface">\r
2166     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2167     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2168     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2169     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2170     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2171   </register>\r
2172   <register id="CFG_MCASP2_AXR6_OEN" acronym="CFG_MCASP2_AXR6_OEN" offset="0x4FC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr6_oen interface">\r
2173     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2174     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2175     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2176     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2177     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2178   </register>\r
2179   <register id="CFG_MCASP2_AXR6_OUT" acronym="CFG_MCASP2_AXR6_OUT" offset="0x500" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr6_out interface">\r
2180     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2181     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2182     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2183     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2184     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2185   </register>\r
2186   <register id="CFG_MCASP2_AXR7_IN" acronym="CFG_MCASP2_AXR7_IN" offset="0x504" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr7_in interface">\r
2187     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2188     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2189     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2190     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2191     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2192   </register>\r
2193   <register id="CFG_MCASP2_AXR7_OEN" acronym="CFG_MCASP2_AXR7_OEN" offset="0x508" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr7_oen interface">\r
2194     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2195     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2196     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2197     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2198     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2199   </register>\r
2200   <register id="CFG_MCASP2_AXR7_OUT" acronym="CFG_MCASP2_AXR7_OUT" offset="0x50C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_axr7_out interface">\r
2201     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2202     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2203     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2204     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2205     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2206   </register>\r
2207   <register id="CFG_MCASP2_FSR_IN" acronym="CFG_MCASP2_FSR_IN" offset="0x510" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsr_in interface">\r
2208     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2209     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2210     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2211     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2212     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2213   </register>\r
2214   <register id="CFG_MCASP2_FSR_OEN" acronym="CFG_MCASP2_FSR_OEN" offset="0x514" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsr_oen interface">\r
2215     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2216     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2217     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2218     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2219     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2220   </register>\r
2221   <register id="CFG_MCASP2_FSR_OUT" acronym="CFG_MCASP2_FSR_OUT" offset="0x518" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsr_out interface">\r
2222     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2223     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2224     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2225     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2226     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2227   </register>\r
2228   <register id="CFG_MCASP2_FSX_IN" acronym="CFG_MCASP2_FSX_IN" offset="0x51C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsx_in interface">\r
2229     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2230     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2231     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2232     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2233     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2234   </register>\r
2235   <register id="CFG_MCASP2_FSX_OEN" acronym="CFG_MCASP2_FSX_OEN" offset="0x520" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsx_oen interface">\r
2236     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2237     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2238     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2239     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2240     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2241   </register>\r
2242   <register id="CFG_MCASP2_FSX_OUT" acronym="CFG_MCASP2_FSX_OUT" offset="0x524" width="32" description="Delay Select Value in binary coded form for cfg_mcasp2_fsx_out interface">\r
2243     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2244     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2245     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2246     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2247     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2248   </register>\r
2249   <register id="CFG_MCASP3_ACLKX_IN" acronym="CFG_MCASP3_ACLKX_IN" offset="0x528" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_aclkx_in interface">\r
2250     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2251     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2252     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2253     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2254     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2255   </register>\r
2256   <register id="CFG_MCASP3_ACLKX_OEN" acronym="CFG_MCASP3_ACLKX_OEN" offset="0x52C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_aclkx_oen interface">\r
2257     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2258     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2259     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2260     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2261     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2262   </register>\r
2263   <register id="CFG_MCASP3_ACLKX_OUT" acronym="CFG_MCASP3_ACLKX_OUT" offset="0x530" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_aclkx_out interface">\r
2264     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2265     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2266     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2267     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2268     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2269   </register>\r
2270   <register id="CFG_MCASP3_AXR0_IN" acronym="CFG_MCASP3_AXR0_IN" offset="0x534" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr0_in interface">\r
2271     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2272     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2273     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2274     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2275     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2276   </register>\r
2277   <register id="CFG_MCASP3_AXR0_OEN" acronym="CFG_MCASP3_AXR0_OEN" offset="0x538" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr0_oen interface">\r
2278     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2279     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2280     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2281     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2282     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2283   </register>\r
2284   <register id="CFG_MCASP3_AXR0_OUT" acronym="CFG_MCASP3_AXR0_OUT" offset="0x53C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr0_out interface">\r
2285     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2286     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2287     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2288     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2289     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2290   </register>\r
2291   <register id="CFG_MCASP3_AXR1_IN" acronym="CFG_MCASP3_AXR1_IN" offset="0x540" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr1_in interface">\r
2292     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2293     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2294     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2295     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2296     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2297   </register>\r
2298   <register id="CFG_MCASP3_AXR1_OEN" acronym="CFG_MCASP3_AXR1_OEN" offset="0x544" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr1_oen interface">\r
2299     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2300     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2301     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2302     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2303     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2304   </register>\r
2305   <register id="CFG_MCASP3_AXR1_OUT" acronym="CFG_MCASP3_AXR1_OUT" offset="0x548" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_axr1_out interface">\r
2306     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2307     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2308     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2309     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2310     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2311   </register>\r
2312   <register id="CFG_MCASP3_FSX_IN" acronym="CFG_MCASP3_FSX_IN" offset="0x54C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_fsx_in interface">\r
2313     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2314     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2315     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2316     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2317     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2318   </register>\r
2319   <register id="CFG_MCASP3_FSX_OEN" acronym="CFG_MCASP3_FSX_OEN" offset="0x550" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_fsx_oen interface">\r
2320     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2321     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2322     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2323     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2324     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2325   </register>\r
2326   <register id="CFG_MCASP3_FSX_OUT" acronym="CFG_MCASP3_FSX_OUT" offset="0x554" width="32" description="Delay Select Value in binary coded form for cfg_mcasp3_fsx_out interface">\r
2327     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2328     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2329     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2330     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2331     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2332   </register>\r
2333   <register id="CFG_MCASP4_ACLKX_IN" acronym="CFG_MCASP4_ACLKX_IN" offset="0x558" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_aclkx_in interface">\r
2334     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2335     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2336     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2337     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2338     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2339   </register>\r
2340   <register id="CFG_MCASP4_ACLKX_OEN" acronym="CFG_MCASP4_ACLKX_OEN" offset="0x55C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_aclkx_oen interface">\r
2341     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2342     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2343     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2344     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2345     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2346   </register>\r
2347   <register id="CFG_MCASP4_ACLKX_OUT" acronym="CFG_MCASP4_ACLKX_OUT" offset="0x560" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_aclkx_out interface">\r
2348     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2349     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2350     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2351     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2352     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2353   </register>\r
2354   <register id="CFG_MCASP4_AXR0_IN" acronym="CFG_MCASP4_AXR0_IN" offset="0x564" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr0_in interface">\r
2355     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2356     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2357     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2358     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2359     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2360   </register>\r
2361   <register id="CFG_MCASP4_AXR0_OEN" acronym="CFG_MCASP4_AXR0_OEN" offset="0x568" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr0_oen interface">\r
2362     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2363     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2364     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2365     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2366     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2367   </register>\r
2368   <register id="CFG_MCASP4_AXR0_OUT" acronym="CFG_MCASP4_AXR0_OUT" offset="0x56C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr0_out interface">\r
2369     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2370     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2371     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2372     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2373     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2374   </register>\r
2375   <register id="CFG_MCASP4_AXR1_IN" acronym="CFG_MCASP4_AXR1_IN" offset="0x570" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr1_in interface">\r
2376     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2377     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2378     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2379     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2380     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2381   </register>\r
2382   <register id="CFG_MCASP4_AXR1_OEN" acronym="CFG_MCASP4_AXR1_OEN" offset="0x574" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr1_oen interface">\r
2383     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2384     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2385     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2386     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2387     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2388   </register>\r
2389   <register id="CFG_MCASP4_AXR1_OUT" acronym="CFG_MCASP4_AXR1_OUT" offset="0x578" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_axr1_out interface">\r
2390     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2391     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2392     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2393     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2394     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2395   </register>\r
2396   <register id="CFG_MCASP4_FSX_IN" acronym="CFG_MCASP4_FSX_IN" offset="0x57C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_fsx_in interface">\r
2397     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2398     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2399     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2400     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2401     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2402   </register>\r
2403   <register id="CFG_MCASP4_FSX_OEN" acronym="CFG_MCASP4_FSX_OEN" offset="0x580" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_fsx_oen interface">\r
2404     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2405     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2406     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2407     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2408     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2409   </register>\r
2410   <register id="CFG_MCASP4_FSX_OUT" acronym="CFG_MCASP4_FSX_OUT" offset="0x584" width="32" description="Delay Select Value in binary coded form for cfg_mcasp4_fsx_out interface">\r
2411     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2412     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2413     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2414     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2415     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2416   </register>\r
2417   <register id="CFG_MCASP5_ACLKX_IN" acronym="CFG_MCASP5_ACLKX_IN" offset="0x588" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_aclkx_in interface">\r
2418     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2419     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2420     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2421     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2422     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2423   </register>\r
2424   <register id="CFG_MCASP5_ACLKX_OEN" acronym="CFG_MCASP5_ACLKX_OEN" offset="0x58C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_aclkx_oen interface">\r
2425     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2426     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2427     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2428     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2429     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2430   </register>\r
2431   <register id="CFG_MCASP5_ACLKX_OUT" acronym="CFG_MCASP5_ACLKX_OUT" offset="0x590" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_aclkx_out interface">\r
2432     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2433     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2434     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2435     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2436     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2437   </register>\r
2438   <register id="CFG_MCASP5_AXR0_IN" acronym="CFG_MCASP5_AXR0_IN" offset="0x594" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr0_in interface">\r
2439     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2440     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2441     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2442     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2443     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2444   </register>\r
2445   <register id="CFG_MCASP5_AXR0_OEN" acronym="CFG_MCASP5_AXR0_OEN" offset="0x598" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr0_oen interface">\r
2446     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2447     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2448     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2449     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2450     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2451   </register>\r
2452   <register id="CFG_MCASP5_AXR0_OUT" acronym="CFG_MCASP5_AXR0_OUT" offset="0x59C" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr0_out interface">\r
2453     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2454     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2455     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2456     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2457     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2458   </register>\r
2459   <register id="CFG_MCASP5_AXR1_IN" acronym="CFG_MCASP5_AXR1_IN" offset="0x5A0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr1_in interface">\r
2460     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2461     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2462     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2463     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2464     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2465   </register>\r
2466   <register id="CFG_MCASP5_AXR1_OEN" acronym="CFG_MCASP5_AXR1_OEN" offset="0x5A4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr1_oen interface">\r
2467     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2468     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2469     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2470     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2471     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2472   </register>\r
2473   <register id="CFG_MCASP5_AXR1_OUT" acronym="CFG_MCASP5_AXR1_OUT" offset="0x5A8" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_axr1_out interface">\r
2474     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2475     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2476     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2477     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2478     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2479   </register>\r
2480   <register id="CFG_MCASP5_FSX_IN" acronym="CFG_MCASP5_FSX_IN" offset="0x5AC" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_fsx_in interface">\r
2481     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2482     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2483     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2484     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2485     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2486   </register>\r
2487   <register id="CFG_MCASP5_FSX_OEN" acronym="CFG_MCASP5_FSX_OEN" offset="0x5B0" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_fsx_oen interface">\r
2488     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2489     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2490     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2491     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2492     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2493   </register>\r
2494   <register id="CFG_MCASP5_FSX_OUT" acronym="CFG_MCASP5_FSX_OUT" offset="0x5B4" width="32" description="Delay Select Value in binary coded form for cfg_mcasp5_fsx_out interface">\r
2495     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2496     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2497     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2498     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2499     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2500   </register>\r
2501   <register id="CFG_MDIO_D_IN" acronym="CFG_MDIO_D_IN" offset="0x5B8" width="32" description="Delay Select Value in binary coded form for cfg_mdio_d_in interface">\r
2502     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2503     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2504     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2505     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2506     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2507   </register>\r
2508   <register id="CFG_MDIO_D_OEN" acronym="CFG_MDIO_D_OEN" offset="0x5BC" width="32" description="Delay Select Value in binary coded form for cfg_mdio_d_oen interface">\r
2509     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2510     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2511     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2512     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2513     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2514   </register>\r
2515   <register id="CFG_MDIO_D_OUT" acronym="CFG_MDIO_D_OUT" offset="0x5C0" width="32" description="Delay Select Value in binary coded form for cfg_mdio_d_out interface">\r
2516     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2517     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2518     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2519     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2520     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2521   </register>\r
2522   <register id="CFG_MDIO_MCLK_IN" acronym="CFG_MDIO_MCLK_IN" offset="0x5C4" width="32" description="Delay Select Value in binary coded form for cfg_mdio_mclk_in interface">\r
2523     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2524     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2525     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2526     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2527     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2528   </register>\r
2529   <register id="CFG_MDIO_MCLK_OEN" acronym="CFG_MDIO_MCLK_OEN" offset="0x5C8" width="32" description="Delay Select Value in binary coded form for cfg_mdio_mclk_oen interface">\r
2530     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2531     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2532     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2533     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2534     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2535   </register>\r
2536   <register id="CFG_MDIO_MCLK_OUT" acronym="CFG_MDIO_MCLK_OUT" offset="0x5CC" width="32" description="Delay Select Value in binary coded form for cfg_mdio_mclk_out interface">\r
2537     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2538     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2539     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2540     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2541     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2542   </register>\r
2543   <register id="CFG_MLBP_CLK_N_IN" acronym="CFG_MLBP_CLK_N_IN" offset="0x5D0" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_n_in interface">\r
2544     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2545     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2546     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2547     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2548     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2549   </register>\r
2550   <register id="CFG_MLBP_CLK_N_OEN" acronym="CFG_MLBP_CLK_N_OEN" offset="0x5D4" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_n_oen interface">\r
2551     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2552     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2553     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2554     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2555     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2556   </register>\r
2557   <register id="CFG_MLBP_CLK_N_OUT" acronym="CFG_MLBP_CLK_N_OUT" offset="0x5D8" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_n_out interface">\r
2558     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2559     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2560     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2561     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2562     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2563   </register>\r
2564   <register id="CFG_MLBP_CLK_P_IN" acronym="CFG_MLBP_CLK_P_IN" offset="0x5DC" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_p_in interface">\r
2565     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2566     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2567     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2568     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2569     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2570   </register>\r
2571   <register id="CFG_MLBP_CLK_P_OEN" acronym="CFG_MLBP_CLK_P_OEN" offset="0x5E0" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_p_oen interface">\r
2572     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2573     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2574     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2575     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2576     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2577   </register>\r
2578   <register id="CFG_MLBP_CLK_P_OUT" acronym="CFG_MLBP_CLK_P_OUT" offset="0x5E4" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_clk_p_out interface">\r
2579     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2580     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2581     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2582     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2583     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2584   </register>\r
2585   <register id="CFG_MLBP_DAT_N_IN" acronym="CFG_MLBP_DAT_N_IN" offset="0x5E8" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_n_in interface">\r
2586     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2587     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2588     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2589     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2590     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2591   </register>\r
2592   <register id="CFG_MLBP_DAT_N_OEN" acronym="CFG_MLBP_DAT_N_OEN" offset="0x5EC" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_n_oen interface">\r
2593     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2594     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2595     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2596     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2597     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2598   </register>\r
2599   <register id="CFG_MLBP_DAT_N_OUT" acronym="CFG_MLBP_DAT_N_OUT" offset="0x5F0" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_n_out interface">\r
2600     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2601     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2602     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2603     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2604     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2605   </register>\r
2606   <register id="CFG_MLBP_DAT_P_IN" acronym="CFG_MLBP_DAT_P_IN" offset="0x5F4" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_p_in interface">\r
2607     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2608     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2609     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2610     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2611     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2612   </register>\r
2613   <register id="CFG_MLBP_DAT_P_OEN" acronym="CFG_MLBP_DAT_P_OEN" offset="0x5F8" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_p_oen interface">\r
2614     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2615     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2616     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2617     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2618     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2619   </register>\r
2620   <register id="CFG_MLBP_DAT_P_OUT" acronym="CFG_MLBP_DAT_P_OUT" offset="0x5FC" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_dat_p_out interface">\r
2621     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2622     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2623     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2624     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2625     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2626   </register>\r
2627   <register id="CFG_MLBP_SIG_N_IN" acronym="CFG_MLBP_SIG_N_IN" offset="0x600" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_n_in interface">\r
2628     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2629     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2630     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2631     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2632     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2633   </register>\r
2634   <register id="CFG_MLBP_SIG_N_OEN" acronym="CFG_MLBP_SIG_N_OEN" offset="0x604" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_n_oen interface">\r
2635     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2636     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2637     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2638     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2639     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2640   </register>\r
2641   <register id="CFG_MLBP_SIG_N_OUT" acronym="CFG_MLBP_SIG_N_OUT" offset="0x608" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_n_out interface">\r
2642     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2643     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2644     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2645     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2646     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2647   </register>\r
2648   <register id="CFG_MLBP_SIG_P_IN" acronym="CFG_MLBP_SIG_P_IN" offset="0x60C" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_p_in interface">\r
2649     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2650     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2651     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2652     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2653     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2654   </register>\r
2655   <register id="CFG_MLBP_SIG_P_OEN" acronym="CFG_MLBP_SIG_P_OEN" offset="0x610" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_p_oen interface">\r
2656     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2657     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2658     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2659     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2660     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2661   </register>\r
2662   <register id="CFG_MLBP_SIG_P_OUT" acronym="CFG_MLBP_SIG_P_OUT" offset="0x614" width="32" description="Delay Select Value in binary coded form for cfg_mlbp_sig_p_out interface">\r
2663     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2664     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2665     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2666     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2667     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2668   </register>\r
2669   <register id="CFG_MMC1_CLK_IN" acronym="CFG_MMC1_CLK_IN" offset="0x618" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_clk_in interface">\r
2670     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2671     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2672     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2673     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2674     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2675   </register>\r
2676   <register id="CFG_MMC1_CLK_OEN" acronym="CFG_MMC1_CLK_OEN" offset="0x61C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_clk_oen interface">\r
2677     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2678     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2679     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2680     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2681     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2682   </register>\r
2683   <register id="CFG_MMC1_CLK_OUT" acronym="CFG_MMC1_CLK_OUT" offset="0x620" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_clk_out interface">\r
2684     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2685     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2686     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2687     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2688     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2689   </register>\r
2690   <register id="CFG_MMC1_CMD_IN" acronym="CFG_MMC1_CMD_IN" offset="0x624" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_cmd_in interface">\r
2691     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2692     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2693     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2694     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2695     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2696   </register>\r
2697   <register id="CFG_MMC1_CMD_OEN" acronym="CFG_MMC1_CMD_OEN" offset="0x628" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_cmd_oen interface">\r
2698     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2699     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2700     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2701     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2702     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2703   </register>\r
2704   <register id="CFG_MMC1_CMD_OUT" acronym="CFG_MMC1_CMD_OUT" offset="0x62C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_cmd_out interface">\r
2705     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2706     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2707     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2708     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2709     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2710   </register>\r
2711   <register id="CFG_MMC1_DAT0_IN" acronym="CFG_MMC1_DAT0_IN" offset="0x630" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat0_in interface">\r
2712     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2713     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2714     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2715     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2716     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2717   </register>\r
2718   <register id="CFG_MMC1_DAT0_OEN" acronym="CFG_MMC1_DAT0_OEN" offset="0x634" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat0_oen interface">\r
2719     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2720     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2721     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2722     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2723     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2724   </register>\r
2725   <register id="CFG_MMC1_DAT0_OUT" acronym="CFG_MMC1_DAT0_OUT" offset="0x638" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat0_out interface">\r
2726     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2727     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2728     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2729     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2730     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2731   </register>\r
2732   <register id="CFG_MMC1_DAT1_IN" acronym="CFG_MMC1_DAT1_IN" offset="0x63C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat1_in interface">\r
2733     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2734     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2735     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2736     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2737     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2738   </register>\r
2739   <register id="CFG_MMC1_DAT1_OEN" acronym="CFG_MMC1_DAT1_OEN" offset="0x640" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat1_oen interface">\r
2740     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2741     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2742     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2743     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2744     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2745   </register>\r
2746   <register id="CFG_MMC1_DAT1_OUT" acronym="CFG_MMC1_DAT1_OUT" offset="0x644" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat1_out interface">\r
2747     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2748     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2749     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2750     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2751     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2752   </register>\r
2753   <register id="CFG_MMC1_DAT2_IN" acronym="CFG_MMC1_DAT2_IN" offset="0x648" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat2_in interface">\r
2754     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2755     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2756     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2757     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2758     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2759   </register>\r
2760   <register id="CFG_MMC1_DAT2_OEN" acronym="CFG_MMC1_DAT2_OEN" offset="0x64C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat2_oen interface">\r
2761     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2762     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2763     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2764     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2765     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2766   </register>\r
2767   <register id="CFG_MMC1_DAT2_OUT" acronym="CFG_MMC1_DAT2_OUT" offset="0x650" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat2_out interface">\r
2768     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2769     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2770     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2771     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2772     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2773   </register>\r
2774   <register id="CFG_MMC1_DAT3_IN" acronym="CFG_MMC1_DAT3_IN" offset="0x654" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat3_in interface">\r
2775     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2776     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2777     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2778     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2779     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2780   </register>\r
2781   <register id="CFG_MMC1_DAT3_OEN" acronym="CFG_MMC1_DAT3_OEN" offset="0x658" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat3_oen interface">\r
2782     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2783     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2784     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2785     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2786     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2787   </register>\r
2788   <register id="CFG_MMC1_DAT3_OUT" acronym="CFG_MMC1_DAT3_OUT" offset="0x65C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_dat3_out interface">\r
2789     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2790     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2791     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2792     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2793     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2794   </register>\r
2795   <register id="CFG_MMC1_SDCD_IN" acronym="CFG_MMC1_SDCD_IN" offset="0x660" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdcd_in interface">\r
2796     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2797     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2798     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2799     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2800     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2801   </register>\r
2802   <register id="CFG_MMC1_SDCD_OEN" acronym="CFG_MMC1_SDCD_OEN" offset="0x664" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdcd_oen interface">\r
2803     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2804     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2805     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2806     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2807     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2808   </register>\r
2809   <register id="CFG_MMC1_SDCD_OUT" acronym="CFG_MMC1_SDCD_OUT" offset="0x668" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdcd_out interface">\r
2810     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2811     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2812     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2813     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2814     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2815   </register>\r
2816   <register id="CFG_MMC1_SDWP_IN" acronym="CFG_MMC1_SDWP_IN" offset="0x66C" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdwp_in interface">\r
2817     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2818     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2819     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2820     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2821     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2822   </register>\r
2823   <register id="CFG_MMC1_SDWP_OEN" acronym="CFG_MMC1_SDWP_OEN" offset="0x670" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdwp_oen interface">\r
2824     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2825     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2826     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2827     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2828     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2829   </register>\r
2830   <register id="CFG_MMC1_SDWP_OUT" acronym="CFG_MMC1_SDWP_OUT" offset="0x674" width="32" description="Delay Select Value in binary coded form for cfg_mmc1_sdwp_out interface">\r
2831     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2832     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2833     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2834     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2835     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2836   </register>\r
2837   <register id="CFG_MMC3_CLK_IN" acronym="CFG_MMC3_CLK_IN" offset="0x678" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_clk_in interface">\r
2838     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2839     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2840     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2841     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2842     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2843   </register>\r
2844   <register id="CFG_MMC3_CLK_OEN" acronym="CFG_MMC3_CLK_OEN" offset="0x67C" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_clk_oen interface">\r
2845     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2846     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2847     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2848     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2849     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2850   </register>\r
2851   <register id="CFG_MMC3_CLK_OUT" acronym="CFG_MMC3_CLK_OUT" offset="0x680" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_clk_out interface">\r
2852     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2853     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2854     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2855     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2856     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2857   </register>\r
2858   <register id="CFG_MMC3_CMD_IN" acronym="CFG_MMC3_CMD_IN" offset="0x684" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_cmd_in interface">\r
2859     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2860     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2861     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2862     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2863     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2864   </register>\r
2865   <register id="CFG_MMC3_CMD_OEN" acronym="CFG_MMC3_CMD_OEN" offset="0x688" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_cmd_oen interface">\r
2866     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2867     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2868     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2869     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2870     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2871   </register>\r
2872   <register id="CFG_MMC3_CMD_OUT" acronym="CFG_MMC3_CMD_OUT" offset="0x68C" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_cmd_out interface">\r
2873     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2874     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2875     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2876     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2877     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2878   </register>\r
2879   <register id="CFG_MMC3_DAT0_IN" acronym="CFG_MMC3_DAT0_IN" offset="0x690" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat0_in interface">\r
2880     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2881     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2882     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2883     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2884     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2885   </register>\r
2886   <register id="CFG_MMC3_DAT0_OEN" acronym="CFG_MMC3_DAT0_OEN" offset="0x694" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat0_oen interface">\r
2887     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2888     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2889     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2890     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2891     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2892   </register>\r
2893   <register id="CFG_MMC3_DAT0_OUT" acronym="CFG_MMC3_DAT0_OUT" offset="0x698" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat0_out interface">\r
2894     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2895     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2896     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2897     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2898     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2899   </register>\r
2900   <register id="CFG_MMC3_DAT1_IN" acronym="CFG_MMC3_DAT1_IN" offset="0x69C" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat1_in interface">\r
2901     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2902     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2903     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2904     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2905     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2906   </register>\r
2907   <register id="CFG_MMC3_DAT1_OEN" acronym="CFG_MMC3_DAT1_OEN" offset="0x6A0" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat1_oen interface">\r
2908     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2909     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2910     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2911     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2912     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2913   </register>\r
2914   <register id="CFG_MMC3_DAT1_OUT" acronym="CFG_MMC3_DAT1_OUT" offset="0x6A4" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat1_out interface">\r
2915     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2916     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2917     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2918     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2919     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2920   </register>\r
2921   <register id="CFG_MMC3_DAT2_IN" acronym="CFG_MMC3_DAT2_IN" offset="0x6A8" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat2_in interface">\r
2922     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2923     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2924     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2925     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2926     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2927   </register>\r
2928   <register id="CFG_MMC3_DAT2_OEN" acronym="CFG_MMC3_DAT2_OEN" offset="0x6AC" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat2_oen interface">\r
2929     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2930     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2931     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2932     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2933     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2934   </register>\r
2935   <register id="CFG_MMC3_DAT2_OUT" acronym="CFG_MMC3_DAT2_OUT" offset="0x6B0" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat2_out interface">\r
2936     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2937     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2938     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2939     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2940     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2941   </register>\r
2942   <register id="CFG_MMC3_DAT3_IN" acronym="CFG_MMC3_DAT3_IN" offset="0x6B4" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat3_in interface">\r
2943     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2944     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2945     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2946     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2947     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2948   </register>\r
2949   <register id="CFG_MMC3_DAT3_OEN" acronym="CFG_MMC3_DAT3_OEN" offset="0x6B8" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat3_oen interface">\r
2950     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2951     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2952     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2953     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2954     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2955   </register>\r
2956   <register id="CFG_MMC3_DAT3_OUT" acronym="CFG_MMC3_DAT3_OUT" offset="0x6BC" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat3_out interface">\r
2957     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2958     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2959     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2960     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2961     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2962   </register>\r
2963   <register id="CFG_MMC3_DAT4_IN" acronym="CFG_MMC3_DAT4_IN" offset="0x6C0" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat4_in interface">\r
2964     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2965     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2966     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2967     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2968     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2969   </register>\r
2970   <register id="CFG_MMC3_DAT4_OEN" acronym="CFG_MMC3_DAT4_OEN" offset="0x6C4" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat4_oen interface">\r
2971     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2972     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2973     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2974     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2975     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2976   </register>\r
2977   <register id="CFG_MMC3_DAT4_OUT" acronym="CFG_MMC3_DAT4_OUT" offset="0x6C8" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat4_out interface">\r
2978     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2979     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2980     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2981     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2982     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2983   </register>\r
2984   <register id="CFG_MMC3_DAT5_IN" acronym="CFG_MMC3_DAT5_IN" offset="0x6CC" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat5_in interface">\r
2985     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2986     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2987     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2988     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2989     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2990   </register>\r
2991   <register id="CFG_MMC3_DAT5_OEN" acronym="CFG_MMC3_DAT5_OEN" offset="0x6D0" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat5_oen interface">\r
2992     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
2993     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
2994     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
2995     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
2996     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
2997   </register>\r
2998   <register id="CFG_MMC3_DAT5_OUT" acronym="CFG_MMC3_DAT5_OUT" offset="0x6D4" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat5_out interface">\r
2999     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3000     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3001     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3002     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3003     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3004   </register>\r
3005   <register id="CFG_MMC3_DAT6_IN" acronym="CFG_MMC3_DAT6_IN" offset="0x6D8" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat6_in interface">\r
3006     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3007     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3008     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3009     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3010     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3011   </register>\r
3012   <register id="CFG_MMC3_DAT6_OEN" acronym="CFG_MMC3_DAT6_OEN" offset="0x6DC" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat6_oen interface">\r
3013     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3014     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3015     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3016     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3017     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3018   </register>\r
3019   <register id="CFG_MMC3_DAT6_OUT" acronym="CFG_MMC3_DAT6_OUT" offset="0x6E0" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat6_out interface">\r
3020     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3021     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3022     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3023     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3024     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3025   </register>\r
3026   <register id="CFG_MMC3_DAT7_IN" acronym="CFG_MMC3_DAT7_IN" offset="0x6E4" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat7_in interface">\r
3027     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3028     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3029     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3030     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3031     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3032   </register>\r
3033   <register id="CFG_MMC3_DAT7_OEN" acronym="CFG_MMC3_DAT7_OEN" offset="0x6E8" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat7_oen interface">\r
3034     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3035     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3036     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3037     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3038     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3039   </register>\r
3040   <register id="CFG_MMC3_DAT7_OUT" acronym="CFG_MMC3_DAT7_OUT" offset="0x6EC" width="32" description="Delay Select Value in binary coded form for cfg_mmc3_dat7_out interface">\r
3041     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3042     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3043     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3044     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3045     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3046   </register>\r
3047   <register id="CFG_RGMII0_RXC_IN" acronym="CFG_RGMII0_RXC_IN" offset="0x6F0" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxc_in interface">\r
3048     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3049     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3050     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3051     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3052     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3053   </register>\r
3054   <register id="CFG_RGMII0_RXC_OEN" acronym="CFG_RGMII0_RXC_OEN" offset="0x6F4" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxc_oen interface">\r
3055     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3056     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3057     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3058     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3059     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3060   </register>\r
3061   <register id="CFG_RGMII0_RXC_OUT" acronym="CFG_RGMII0_RXC_OUT" offset="0x6F8" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxc_out interface">\r
3062     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3063     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3064     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3065     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3066     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3067   </register>\r
3068   <register id="CFG_RGMII0_RXCTL_IN" acronym="CFG_RGMII0_RXCTL_IN" offset="0x6FC" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxctl_in interface">\r
3069     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3070     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3071     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3072     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3073     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3074   </register>\r
3075   <register id="CFG_RGMII0_RXCTL_OEN" acronym="CFG_RGMII0_RXCTL_OEN" offset="0x700" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxctl_oen interface">\r
3076     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3077     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3078     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3079     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3080     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3081   </register>\r
3082   <register id="CFG_RGMII0_RXCTL_OUT" acronym="CFG_RGMII0_RXCTL_OUT" offset="0x704" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxctl_out interface">\r
3083     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3084     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3085     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3086     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3087     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3088   </register>\r
3089   <register id="CFG_RGMII0_RXD0_IN" acronym="CFG_RGMII0_RXD0_IN" offset="0x708" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd0_in interface">\r
3090     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3091     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3092     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3093     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3094     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3095   </register>\r
3096   <register id="CFG_RGMII0_RXD0_OEN" acronym="CFG_RGMII0_RXD0_OEN" offset="0x70C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd0_oen interface">\r
3097     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3098     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3099     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3100     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3101     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3102   </register>\r
3103   <register id="CFG_RGMII0_RXD0_OUT" acronym="CFG_RGMII0_RXD0_OUT" offset="0x710" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd0_out interface">\r
3104     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3105     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3106     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3107     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3108     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3109   </register>\r
3110   <register id="CFG_RGMII0_RXD1_IN" acronym="CFG_RGMII0_RXD1_IN" offset="0x714" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd1_in interface">\r
3111     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3112     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3113     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3114     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3115     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3116   </register>\r
3117   <register id="CFG_RGMII0_RXD1_OEN" acronym="CFG_RGMII0_RXD1_OEN" offset="0x718" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd1_oen interface">\r
3118     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3119     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3120     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3121     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3122     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3123   </register>\r
3124   <register id="CFG_RGMII0_RXD1_OUT" acronym="CFG_RGMII0_RXD1_OUT" offset="0x71C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd1_out interface">\r
3125     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3126     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3127     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3128     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3129     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3130   </register>\r
3131   <register id="CFG_RGMII0_RXD2_IN" acronym="CFG_RGMII0_RXD2_IN" offset="0x720" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd2_in interface">\r
3132     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3133     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3134     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3135     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3136     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3137   </register>\r
3138   <register id="CFG_RGMII0_RXD2_OEN" acronym="CFG_RGMII0_RXD2_OEN" offset="0x724" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd2_oen interface">\r
3139     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3140     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3141     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3142     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3143     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3144   </register>\r
3145   <register id="CFG_RGMII0_RXD2_OUT" acronym="CFG_RGMII0_RXD2_OUT" offset="0x728" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd2_out interface">\r
3146     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3147     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3148     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3149     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3150     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3151   </register>\r
3152   <register id="CFG_RGMII0_RXD3_IN" acronym="CFG_RGMII0_RXD3_IN" offset="0x72C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd3_in interface">\r
3153     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3154     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3155     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3156     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3157     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3158   </register>\r
3159   <register id="CFG_RGMII0_RXD3_OEN" acronym="CFG_RGMII0_RXD3_OEN" offset="0x730" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd3_oen interface">\r
3160     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3161     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3162     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3163     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3164     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3165   </register>\r
3166   <register id="CFG_RGMII0_RXD3_OUT" acronym="CFG_RGMII0_RXD3_OUT" offset="0x734" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_rxd3_out interface">\r
3167     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3168     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3169     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3170     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3171     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3172   </register>\r
3173   <register id="CFG_RGMII0_TXC_IN" acronym="CFG_RGMII0_TXC_IN" offset="0x738" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txc_in interface">\r
3174     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3175     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3176     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3177     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3178     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3179   </register>\r
3180   <register id="CFG_RGMII0_TXC_OEN" acronym="CFG_RGMII0_TXC_OEN" offset="0x73C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txc_oen interface">\r
3181     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3182     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3183     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3184     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3185     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3186   </register>\r
3187   <register id="CFG_RGMII0_TXC_OUT" acronym="CFG_RGMII0_TXC_OUT" offset="0x740" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txc_out interface">\r
3188     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3189     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3190     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3191     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3192     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3193   </register>\r
3194   <register id="CFG_RGMII0_TXCTL_IN" acronym="CFG_RGMII0_TXCTL_IN" offset="0x744" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txctl_in interface">\r
3195     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3196     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3197     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3198     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3199     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3200   </register>\r
3201   <register id="CFG_RGMII0_TXCTL_OEN" acronym="CFG_RGMII0_TXCTL_OEN" offset="0x748" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txctl_oen interface">\r
3202     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3203     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3204     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3205     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3206     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3207   </register>\r
3208   <register id="CFG_RGMII0_TXCTL_OUT" acronym="CFG_RGMII0_TXCTL_OUT" offset="0x74C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txctl_out interface">\r
3209     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3210     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3211     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3212     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3213     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3214   </register>\r
3215   <register id="CFG_RGMII0_TXD0_IN" acronym="CFG_RGMII0_TXD0_IN" offset="0x750" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd0_in interface">\r
3216     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3217     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3218     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3219     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3220     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3221   </register>\r
3222   <register id="CFG_RGMII0_TXD0_OEN" acronym="CFG_RGMII0_TXD0_OEN" offset="0x754" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd0_oen interface">\r
3223     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3224     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3225     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3226     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3227     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3228   </register>\r
3229   <register id="CFG_RGMII0_TXD0_OUT" acronym="CFG_RGMII0_TXD0_OUT" offset="0x758" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd0_out interface">\r
3230     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3231     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3232     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3233     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3234     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3235   </register>\r
3236   <register id="CFG_RGMII0_TXD1_IN" acronym="CFG_RGMII0_TXD1_IN" offset="0x75C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd1_in interface">\r
3237     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3238     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3239     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3240     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3241     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3242   </register>\r
3243   <register id="CFG_RGMII0_TXD1_OEN" acronym="CFG_RGMII0_TXD1_OEN" offset="0x760" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd1_oen interface">\r
3244     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3245     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3246     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3247     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3248     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3249   </register>\r
3250   <register id="CFG_RGMII0_TXD1_OUT" acronym="CFG_RGMII0_TXD1_OUT" offset="0x764" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd1_out interface">\r
3251     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3252     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3253     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3254     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3255     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3256   </register>\r
3257   <register id="CFG_RGMII0_TXD2_IN" acronym="CFG_RGMII0_TXD2_IN" offset="0x768" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd2_in interface">\r
3258     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3259     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3260     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3261     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3262     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3263   </register>\r
3264   <register id="CFG_RGMII0_TXD2_OEN" acronym="CFG_RGMII0_TXD2_OEN" offset="0x76C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd2_oen interface">\r
3265     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3266     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3267     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3268     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3269     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3270   </register>\r
3271   <register id="CFG_RGMII0_TXD2_OUT" acronym="CFG_RGMII0_TXD2_OUT" offset="0x770" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd2_out interface">\r
3272     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3273     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3274     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3275     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3276     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3277   </register>\r
3278   <register id="CFG_RGMII0_TXD3_IN" acronym="CFG_RGMII0_TXD3_IN" offset="0x774" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd3_in interface">\r
3279     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3280     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3281     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3282     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3283     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3284   </register>\r
3285   <register id="CFG_RGMII0_TXD3_OEN" acronym="CFG_RGMII0_TXD3_OEN" offset="0x778" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd3_oen interface">\r
3286     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3287     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3288     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3289     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3290     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3291   </register>\r
3292   <register id="CFG_RGMII0_TXD3_OUT" acronym="CFG_RGMII0_TXD3_OUT" offset="0x77C" width="32" description="Delay Select Value in binary coded form for cfg_rgmii0_txd3_out interface">\r
3293     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3294     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3295     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3296     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3297     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3298   </register>\r
3299   <register id="CFG_RTCK_IN" acronym="CFG_RTCK_IN" offset="0x780" width="32" description="Delay Select Value in binary coded form for cfg_rtck_in interface">\r
3300     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3301     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3302     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3303     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3304     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3305   </register>\r
3306   <register id="CFG_RTCK_OEN" acronym="CFG_RTCK_OEN" offset="0x784" width="32" description="Delay Select Value in binary coded form for cfg_rtck_oen interface">\r
3307     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3308     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3309     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3310     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3311     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3312   </register>\r
3313   <register id="CFG_RTCK_OUT" acronym="CFG_RTCK_OUT" offset="0x788" width="32" description="Delay Select Value in binary coded form for cfg_rtck_out interface">\r
3314     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3315     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3316     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3317     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3318     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3319   </register>\r
3320   <register id="CFG_SPI1_CS0_IN" acronym="CFG_SPI1_CS0_IN" offset="0x78C" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs0_in interface">\r
3321     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3322     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3323     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3324     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3325     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3326   </register>\r
3327   <register id="CFG_SPI1_CS0_OEN" acronym="CFG_SPI1_CS0_OEN" offset="0x790" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs0_oen interface">\r
3328     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3329     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3330     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3331     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3332     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3333   </register>\r
3334   <register id="CFG_SPI1_CS0_OUT" acronym="CFG_SPI1_CS0_OUT" offset="0x794" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs0_out interface">\r
3335     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3336     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3337     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3338     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3339     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3340   </register>\r
3341   <register id="CFG_SPI1_CS1_IN" acronym="CFG_SPI1_CS1_IN" offset="0x798" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs1_in interface">\r
3342     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3343     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3344     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3345     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3346     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3347   </register>\r
3348   <register id="CFG_SPI1_CS1_OEN" acronym="CFG_SPI1_CS1_OEN" offset="0x79C" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs1_oen interface">\r
3349     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3350     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3351     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3352     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3353     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3354   </register>\r
3355   <register id="CFG_SPI1_CS1_OUT" acronym="CFG_SPI1_CS1_OUT" offset="0x7A0" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs1_out interface">\r
3356     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3357     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3358     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3359     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3360     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3361   </register>\r
3362   <register id="CFG_SPI1_CS2_IN" acronym="CFG_SPI1_CS2_IN" offset="0x7A4" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs2_in interface">\r
3363     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3364     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3365     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3366     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3367     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3368   </register>\r
3369   <register id="CFG_SPI1_CS2_OEN" acronym="CFG_SPI1_CS2_OEN" offset="0x7A8" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs2_oen interface">\r
3370     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3371     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3372     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3373     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3374     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3375   </register>\r
3376   <register id="CFG_SPI1_CS2_OUT" acronym="CFG_SPI1_CS2_OUT" offset="0x7AC" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs2_out interface">\r
3377     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3378     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3379     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3380     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3381     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3382   </register>\r
3383   <register id="CFG_SPI1_CS3_IN" acronym="CFG_SPI1_CS3_IN" offset="0x7B0" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs3_in interface">\r
3384     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3385     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3386     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3387     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3388     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3389   </register>\r
3390   <register id="CFG_SPI1_CS3_OEN" acronym="CFG_SPI1_CS3_OEN" offset="0x7B4" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs3_oen interface">\r
3391     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3392     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3393     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3394     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3395     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3396   </register>\r
3397   <register id="CFG_SPI1_CS3_OUT" acronym="CFG_SPI1_CS3_OUT" offset="0x7B8" width="32" description="Delay Select Value in binary coded form for cfg_spi1_cs3_out interface">\r
3398     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3399     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3400     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3401     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3402     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3403   </register>\r
3404   <register id="CFG_SPI1_D0_IN" acronym="CFG_SPI1_D0_IN" offset="0x7BC" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d0_in interface">\r
3405     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3406     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3407     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3408     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3409     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3410   </register>\r
3411   <register id="CFG_SPI1_D0_OEN" acronym="CFG_SPI1_D0_OEN" offset="0x7C0" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d0_oen interface">\r
3412     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3413     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3414     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3415     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3416     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3417   </register>\r
3418   <register id="CFG_SPI1_D0_OUT" acronym="CFG_SPI1_D0_OUT" offset="0x7C4" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d0_out interface">\r
3419     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3420     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3421     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3422     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3423     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3424   </register>\r
3425   <register id="CFG_SPI1_D1_IN" acronym="CFG_SPI1_D1_IN" offset="0x7C8" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d1_in interface">\r
3426     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3427     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3428     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3429     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3430     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3431   </register>\r
3432   <register id="CFG_SPI1_D1_OEN" acronym="CFG_SPI1_D1_OEN" offset="0x7CC" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d1_oen interface">\r
3433     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3434     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3435     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3436     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3437     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3438   </register>\r
3439   <register id="CFG_SPI1_D1_OUT" acronym="CFG_SPI1_D1_OUT" offset="0x7D0" width="32" description="Delay Select Value in binary coded form for cfg_spi1_d1_out interface">\r
3440     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3441     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3442     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3443     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3444     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3445   </register>\r
3446   <register id="CFG_SPI1_SCLK_IN" acronym="CFG_SPI1_SCLK_IN" offset="0x7D4" width="32" description="Delay Select Value in binary coded form for cfg_spi1_sclk_in interface">\r
3447     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3448     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3449     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3450     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3451     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3452   </register>\r
3453   <register id="CFG_SPI1_SCLK_OEN" acronym="CFG_SPI1_SCLK_OEN" offset="0x7D8" width="32" description="Delay Select Value in binary coded form for cfg_spi1_sclk_oen interface">\r
3454     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3455     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3456     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3457     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3458     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3459   </register>\r
3460   <register id="CFG_SPI1_SCLK_OUT" acronym="CFG_SPI1_SCLK_OUT" offset="0x7DC" width="32" description="Delay Select Value in binary coded form for cfg_spi1_sclk_out interface">\r
3461     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3462     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3463     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3464     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3465     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3466   </register>\r
3467   <register id="CFG_SPI2_CS0_IN" acronym="CFG_SPI2_CS0_IN" offset="0x7E0" width="32" description="Delay Select Value in binary coded form for cfg_spi2_cs0_in interface">\r
3468     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3469     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3470     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3471     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3472     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3473   </register>\r
3474   <register id="CFG_SPI2_CS0_OEN" acronym="CFG_SPI2_CS0_OEN" offset="0x7E4" width="32" description="Delay Select Value in binary coded form for cfg_spi2_cs0_oen interface">\r
3475     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3476     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3477     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3478     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3479     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3480   </register>\r
3481   <register id="CFG_SPI2_CS0_OUT" acronym="CFG_SPI2_CS0_OUT" offset="0x7E8" width="32" description="Delay Select Value in binary coded form for cfg_spi2_cs0_out interface">\r
3482     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3483     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3484     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3485     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3486     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3487   </register>\r
3488   <register id="CFG_SPI2_D0_IN" acronym="CFG_SPI2_D0_IN" offset="0x7EC" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d0_in interface">\r
3489     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3490     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3491     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3492     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3493     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3494   </register>\r
3495   <register id="CFG_SPI2_D0_OEN" acronym="CFG_SPI2_D0_OEN" offset="0x7F0" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d0_oen interface">\r
3496     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3497     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3498     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3499     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3500     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3501   </register>\r
3502   <register id="CFG_SPI2_D0_OUT" acronym="CFG_SPI2_D0_OUT" offset="0x7F4" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d0_out interface">\r
3503     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3504     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3505     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3506     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3507     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3508   </register>\r
3509   <register id="CFG_SPI2_D1_IN" acronym="CFG_SPI2_D1_IN" offset="0x7F8" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d1_in interface">\r
3510     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3511     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3512     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3513     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3514     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3515   </register>\r
3516   <register id="CFG_SPI2_D1_OEN" acronym="CFG_SPI2_D1_OEN" offset="0x7FC" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d1_oen interface">\r
3517     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3518     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3519     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3520     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3521     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3522   </register>\r
3523   <register id="CFG_SPI2_D1_OUT" acronym="CFG_SPI2_D1_OUT" offset="0x800" width="32" description="Delay Select Value in binary coded form for cfg_spi2_d1_out interface">\r
3524     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3525     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3526     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3527     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3528     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3529   </register>\r
3530   <register id="CFG_SPI2_SCLK_IN" acronym="CFG_SPI2_SCLK_IN" offset="0x804" width="32" description="Delay Select Value in binary coded form for cfg_spi2_sclk_in interface">\r
3531     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3532     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3533     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3534     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3535     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3536   </register>\r
3537   <register id="CFG_SPI2_SCLK_OEN" acronym="CFG_SPI2_SCLK_OEN" offset="0x808" width="32" description="Delay Select Value in binary coded form for cfg_spi2_sclk_oen interface">\r
3538     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3539     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3540     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3541     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3542     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3543   </register>\r
3544   <register id="CFG_SPI2_SCLK_OUT" acronym="CFG_SPI2_SCLK_OUT" offset="0x80C" width="32" description="Delay Select Value in binary coded form for cfg_spi2_sclk_out interface">\r
3545     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3546     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3547     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3548     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3549     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3550   </register>\r
3551   <register id="CFG_TDI_IN" acronym="CFG_TDI_IN" offset="0x810" width="32" description="Delay Select Value in binary coded form for cfg_tdi_in interface">\r
3552     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3553     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3554     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3555     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3556     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3557   </register>\r
3558   <register id="CFG_TDI_OEN" acronym="CFG_TDI_OEN" offset="0x814" width="32" description="Delay Select Value in binary coded form for cfg_tdi_oen interface">\r
3559     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3560     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3561     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3562     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3563     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3564   </register>\r
3565   <register id="CFG_TDI_OUT" acronym="CFG_TDI_OUT" offset="0x818" width="32" description="Delay Select Value in binary coded form for cfg_tdi_out interface">\r
3566     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3567     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3568     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3569     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3570     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3571   </register>\r
3572   <register id="CFG_TDO_IN" acronym="CFG_TDO_IN" offset="0x81C" width="32" description="Delay Select Value in binary coded form for cfg_tdo_in interface">\r
3573     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3574     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3575     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3576     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3577     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3578   </register>\r
3579   <register id="CFG_TDO_OEN" acronym="CFG_TDO_OEN" offset="0x820" width="32" description="Delay Select Value in binary coded form for cfg_tdo_oen interface">\r
3580     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3581     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3582     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3583     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3584     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3585   </register>\r
3586   <register id="CFG_TDO_OUT" acronym="CFG_TDO_OUT" offset="0x824" width="32" description="Delay Select Value in binary coded form for cfg_tdo_out interface">\r
3587     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3588     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3589     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3590     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3591     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3592   </register>\r
3593   <register id="CFG_TMS_IN" acronym="CFG_TMS_IN" offset="0x828" width="32" description="Delay Select Value in binary coded form for cfg_tms_in interface">\r
3594     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3595     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3596     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3597     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3598     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3599   </register>\r
3600   <register id="CFG_TMS_OEN" acronym="CFG_TMS_OEN" offset="0x82C" width="32" description="Delay Select Value in binary coded form for cfg_tms_oen interface">\r
3601     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3602     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3603     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3604     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3605     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3606   </register>\r
3607   <register id="CFG_TMS_OUT" acronym="CFG_TMS_OUT" offset="0x830" width="32" description="Delay Select Value in binary coded form for cfg_tms_out interface">\r
3608     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3609     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3610     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3611     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3612     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3613   </register>\r
3614   <register id="CFG_TRSTN_IN" acronym="CFG_TRSTN_IN" offset="0x834" width="32" description="Delay Select Value in binary coded form for cfg_trstn_in interface">\r
3615     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3616     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3617     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3618     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3619     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3620   </register>\r
3621   <register id="CFG_TRSTN_OEN" acronym="CFG_TRSTN_OEN" offset="0x838" width="32" description="Delay Select Value in binary coded form for cfg_trstn_oen interface">\r
3622     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3623     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3624     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3625     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3626     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3627   </register>\r
3628   <register id="CFG_TRSTN_OUT" acronym="CFG_TRSTN_OUT" offset="0x83C" width="32" description="Delay Select Value in binary coded form for cfg_trstn_out interface">\r
3629     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3630     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3631     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3632     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3633     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3634   </register>\r
3635   <register id="CFG_UART1_CTSN_IN" acronym="CFG_UART1_CTSN_IN" offset="0x840" width="32" description="Delay Select Value in binary coded form for cfg_uart1_ctsn_in interface">\r
3636     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3637     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3638     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3639     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3640     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3641   </register>\r
3642   <register id="CFG_UART1_CTSN_OEN" acronym="CFG_UART1_CTSN_OEN" offset="0x844" width="32" description="Delay Select Value in binary coded form for cfg_uart1_ctsn_oen interface">\r
3643     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3644     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3645     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3646     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3647     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3648   </register>\r
3649   <register id="CFG_UART1_CTSN_OUT" acronym="CFG_UART1_CTSN_OUT" offset="0x848" width="32" description="Delay Select Value in binary coded form for cfg_uart1_ctsn_out interface">\r
3650     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3651     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3652     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3653     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3654     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3655   </register>\r
3656   <register id="CFG_UART1_RTSN_IN" acronym="CFG_UART1_RTSN_IN" offset="0x84C" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rtsn_in interface">\r
3657     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3658     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3659     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3660     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3661     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3662   </register>\r
3663   <register id="CFG_UART1_RTSN_OEN" acronym="CFG_UART1_RTSN_OEN" offset="0x850" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rtsn_oen interface">\r
3664     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3665     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3666     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3667     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3668     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3669   </register>\r
3670   <register id="CFG_UART1_RTSN_OUT" acronym="CFG_UART1_RTSN_OUT" offset="0x854" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rtsn_out interface">\r
3671     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3672     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3673     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3674     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3675     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3676   </register>\r
3677   <register id="CFG_UART1_RXD_IN" acronym="CFG_UART1_RXD_IN" offset="0x858" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rxd_in interface">\r
3678     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3679     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3680     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3681     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3682     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3683   </register>\r
3684   <register id="CFG_UART1_RXD_OEN" acronym="CFG_UART1_RXD_OEN" offset="0x85C" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rxd_oen interface">\r
3685     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3686     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3687     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3688     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3689     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3690   </register>\r
3691   <register id="CFG_UART1_RXD_OUT" acronym="CFG_UART1_RXD_OUT" offset="0x860" width="32" description="Delay Select Value in binary coded form for cfg_uart1_rxd_out interface">\r
3692     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3693     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3694     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3695     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3696     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3697   </register>\r
3698   <register id="CFG_UART1_TXD_IN" acronym="CFG_UART1_TXD_IN" offset="0x864" width="32" description="Delay Select Value in binary coded form for cfg_uart1_txd_in interface">\r
3699     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3700     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3701     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3702     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3703     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3704   </register>\r
3705   <register id="CFG_UART1_TXD_OEN" acronym="CFG_UART1_TXD_OEN" offset="0x868" width="32" description="Delay Select Value in binary coded form for cfg_uart1_txd_oen interface">\r
3706     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3707     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3708     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3709     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3710     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3711   </register>\r
3712   <register id="CFG_UART1_TXD_OUT" acronym="CFG_UART1_TXD_OUT" offset="0x86C" width="32" description="Delay Select Value in binary coded form for cfg_uart1_txd_out interface">\r
3713     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3714     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3715     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3716     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3717     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3718   </register>\r
3719   <register id="CFG_UART2_CTSN_IN" acronym="CFG_UART2_CTSN_IN" offset="0x870" width="32" description="Delay Select Value in binary coded form for cfg_uart2_ctsn_in interface">\r
3720     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3721     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3722     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3723     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3724     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3725   </register>\r
3726   <register id="CFG_UART2_CTSN_OEN" acronym="CFG_UART2_CTSN_OEN" offset="0x874" width="32" description="Delay Select Value in binary coded form for cfg_uart2_ctsn_oen interface">\r
3727     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3728     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3729     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3730     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3731     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3732   </register>\r
3733   <register id="CFG_UART2_CTSN_OUT" acronym="CFG_UART2_CTSN_OUT" offset="0x878" width="32" description="Delay Select Value in binary coded form for cfg_uart2_ctsn_out interface">\r
3734     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3735     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3736     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3737     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3738     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3739   </register>\r
3740   <register id="CFG_UART2_RTSN_IN" acronym="CFG_UART2_RTSN_IN" offset="0x87C" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rtsn_in interface">\r
3741     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3742     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3743     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3744     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3745     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3746   </register>\r
3747   <register id="CFG_UART2_RTSN_OEN" acronym="CFG_UART2_RTSN_OEN" offset="0x880" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rtsn_oen interface">\r
3748     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3749     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3750     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3751     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3752     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3753   </register>\r
3754   <register id="CFG_UART2_RTSN_OUT" acronym="CFG_UART2_RTSN_OUT" offset="0x884" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rtsn_out interface">\r
3755     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3756     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3757     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3758     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3759     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3760   </register>\r
3761   <register id="CFG_UART2_RXD_IN" acronym="CFG_UART2_RXD_IN" offset="0x888" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rxd_in interface">\r
3762     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3763     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3764     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3765     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3766     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3767   </register>\r
3768   <register id="CFG_UART2_RXD_OEN" acronym="CFG_UART2_RXD_OEN" offset="0x88C" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rxd_oen interface">\r
3769     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3770     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3771     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3772     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3773     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3774   </register>\r
3775   <register id="CFG_UART2_RXD_OUT" acronym="CFG_UART2_RXD_OUT" offset="0x890" width="32" description="Delay Select Value in binary coded form for cfg_uart2_rxd_out interface">\r
3776     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3777     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3778     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3779     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3780     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3781   </register>\r
3782   <register id="CFG_UART2_TXD_IN" acronym="CFG_UART2_TXD_IN" offset="0x894" width="32" description="Delay Select Value in binary coded form for cfg_uart2_txd_in interface">\r
3783     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3784     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3785     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3786     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3787     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3788   </register>\r
3789   <register id="CFG_UART2_TXD_OEN" acronym="CFG_UART2_TXD_OEN" offset="0x898" width="32" description="Delay Select Value in binary coded form for cfg_uart2_txd_oen interface">\r
3790     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3791     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3792     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3793     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3794     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3795   </register>\r
3796   <register id="CFG_UART2_TXD_OUT" acronym="CFG_UART2_TXD_OUT" offset="0x89C" width="32" description="Delay Select Value in binary coded form for cfg_uart2_txd_out interface">\r
3797     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3798     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3799     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3800     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3801     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3802   </register>\r
3803   <register id="CFG_UART3_RXD_IN" acronym="CFG_UART3_RXD_IN" offset="0x8A0" width="32" description="Delay Select Value in binary coded form for cfg_uart3_rxd_in interface">\r
3804     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3805     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3806     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3807     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3808     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3809   </register>\r
3810   <register id="CFG_UART3_RXD_OEN" acronym="CFG_UART3_RXD_OEN" offset="0x8A4" width="32" description="Delay Select Value in binary coded form for cfg_uart3_rxd_oen interface">\r
3811     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3812     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3813     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3814     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3815     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3816   </register>\r
3817   <register id="CFG_UART3_RXD_OUT" acronym="CFG_UART3_RXD_OUT" offset="0x8A8" width="32" description="Delay Select Value in binary coded form for cfg_uart3_rxd_out interface">\r
3818     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3819     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3820     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3821     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3822     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3823   </register>\r
3824   <register id="CFG_UART3_TXD_IN" acronym="CFG_UART3_TXD_IN" offset="0x8AC" width="32" description="Delay Select Value in binary coded form for cfg_uart3_txd_in interface">\r
3825     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3826     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3827     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3828     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3829     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3830   </register>\r
3831   <register id="CFG_UART3_TXD_OEN" acronym="CFG_UART3_TXD_OEN" offset="0x8B0" width="32" description="Delay Select Value in binary coded form for cfg_uart3_txd_oen interface">\r
3832     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3833     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3834     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3835     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3836     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3837   </register>\r
3838   <register id="CFG_UART3_TXD_OUT" acronym="CFG_UART3_TXD_OUT" offset="0x8B4" width="32" description="Delay Select Value in binary coded form for cfg_uart3_txd_out interface">\r
3839     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3840     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3841     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3842     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3843     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3844   </register>\r
3845   <register id="CFG_USB1_DRVVBUS_IN" acronym="CFG_USB1_DRVVBUS_IN" offset="0x8B8" width="32" description="Delay Select Value in binary coded form for cfg_usb1_drvvbus_in interface">\r
3846     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3847     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3848     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3849     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3850     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3851   </register>\r
3852   <register id="CFG_USB1_DRVVBUS_OEN" acronym="CFG_USB1_DRVVBUS_OEN" offset="0x8BC" width="32" description="Delay Select Value in binary coded form for cfg_usb1_drvvbus_oen interface">\r
3853     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3854     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3855     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3856     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3857     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3858   </register>\r
3859   <register id="CFG_USB1_DRVVBUS_OUT" acronym="CFG_USB1_DRVVBUS_OUT" offset="0x8C0" width="32" description="Delay Select Value in binary coded form for cfg_usb1_drvvbus_out interface">\r
3860     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3861     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3862     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3863     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3864     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3865   </register>\r
3866   <register id="CFG_USB2_DRVVBUS_IN" acronym="CFG_USB2_DRVVBUS_IN" offset="0x8C4" width="32" description="Delay Select Value in binary coded form for cfg_usb2_drvvbus_in interface">\r
3867     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3868     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3869     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3870     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3871     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3872   </register>\r
3873   <register id="CFG_USB2_DRVVBUS_OEN" acronym="CFG_USB2_DRVVBUS_OEN" offset="0x8C8" width="32" description="Delay Select Value in binary coded form for cfg_usb2_drvvbus_oen interface">\r
3874     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3875     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3876     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3877     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3878     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3879   </register>\r
3880   <register id="CFG_USB2_DRVVBUS_OUT" acronym="CFG_USB2_DRVVBUS_OUT" offset="0x8CC" width="32" description="Delay Select Value in binary coded form for cfg_usb2_drvvbus_out interface">\r
3881     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3882     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3883     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3884     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3885     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3886   </register>\r
3887   <register id="CFG_VIN1A_CLK0_IN" acronym="CFG_VIN1A_CLK0_IN" offset="0x8D0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_clk0_in interface">\r
3888     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3889     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3890     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3891     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3892     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3893   </register>\r
3894   <register id="CFG_VIN1A_CLK0_OEN" acronym="CFG_VIN1A_CLK0_OEN" offset="0x8D4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_clk0_oen interface">\r
3895     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3896     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3897     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3898     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3899     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3900   </register>\r
3901   <register id="CFG_VIN1A_CLK0_OUT" acronym="CFG_VIN1A_CLK0_OUT" offset="0x8D8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_clk0_out interface">\r
3902     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3903     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3904     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3905     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3906     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3907   </register>\r
3908   <register id="CFG_VIN1A_D0_IN" acronym="CFG_VIN1A_D0_IN" offset="0x8DC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d0_in interface">\r
3909     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3910     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3911     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3912     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3913     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3914   </register>\r
3915   <register id="CFG_VIN1A_D0_OEN" acronym="CFG_VIN1A_D0_OEN" offset="0x8E0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d0_oen interface">\r
3916     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3917     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3918     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3919     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3920     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3921   </register>\r
3922   <register id="CFG_VIN1A_D0_OUT" acronym="CFG_VIN1A_D0_OUT" offset="0x8E4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d0_out interface">\r
3923     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3924     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3925     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3926     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3927     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3928   </register>\r
3929   <register id="CFG_VIN1A_D10_IN" acronym="CFG_VIN1A_D10_IN" offset="0x8E8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d10_in interface">\r
3930     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3931     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3932     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3933     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3934     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3935   </register>\r
3936   <register id="CFG_VIN1A_D10_OEN" acronym="CFG_VIN1A_D10_OEN" offset="0x8EC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d10_oen interface">\r
3937     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3938     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3939     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3940     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3941     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3942   </register>\r
3943   <register id="CFG_VIN1A_D10_OUT" acronym="CFG_VIN1A_D10_OUT" offset="0x8F0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d10_out interface">\r
3944     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3945     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3946     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3947     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3948     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3949   </register>\r
3950   <register id="CFG_VIN1A_D11_IN" acronym="CFG_VIN1A_D11_IN" offset="0x8F4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d11_in interface">\r
3951     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3952     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3953     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3954     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3955     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3956   </register>\r
3957   <register id="CFG_VIN1A_D11_OEN" acronym="CFG_VIN1A_D11_OEN" offset="0x8F8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d11_oen interface">\r
3958     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3959     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3960     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3961     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3962     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3963   </register>\r
3964   <register id="CFG_VIN1A_D11_OUT" acronym="CFG_VIN1A_D11_OUT" offset="0x8FC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d11_out interface">\r
3965     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3966     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3967     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3968     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3969     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3970   </register>\r
3971   <register id="CFG_VIN1A_D12_IN" acronym="CFG_VIN1A_D12_IN" offset="0x900" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d12_in interface">\r
3972     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3973     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3974     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3975     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3976     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3977   </register>\r
3978   <register id="CFG_VIN1A_D12_OEN" acronym="CFG_VIN1A_D12_OEN" offset="0x904" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d12_oen interface">\r
3979     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3980     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3981     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3982     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3983     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3984   </register>\r
3985   <register id="CFG_VIN1A_D12_OUT" acronym="CFG_VIN1A_D12_OUT" offset="0x908" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d12_out interface">\r
3986     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3987     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3988     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3989     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3990     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3991   </register>\r
3992   <register id="CFG_VIN1A_D13_IN" acronym="CFG_VIN1A_D13_IN" offset="0x90C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d13_in interface">\r
3993     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
3994     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
3995     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
3996     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
3997     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
3998   </register>\r
3999   <register id="CFG_VIN1A_D13_OEN" acronym="CFG_VIN1A_D13_OEN" offset="0x910" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d13_oen interface">\r
4000     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4001     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4002     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4003     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4004     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4005   </register>\r
4006   <register id="CFG_VIN1A_D13_OUT" acronym="CFG_VIN1A_D13_OUT" offset="0x914" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d13_out interface">\r
4007     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4008     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4009     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4010     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4011     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4012   </register>\r
4013   <register id="CFG_VIN1A_D14_IN" acronym="CFG_VIN1A_D14_IN" offset="0x918" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d14_in interface">\r
4014     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4015     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4016     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4017     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4018     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4019   </register>\r
4020   <register id="CFG_VIN1A_D14_OEN" acronym="CFG_VIN1A_D14_OEN" offset="0x91C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d14_oen interface">\r
4021     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4022     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4023     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4024     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4025     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4026   </register>\r
4027   <register id="CFG_VIN1A_D14_OUT" acronym="CFG_VIN1A_D14_OUT" offset="0x920" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d14_out interface">\r
4028     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4029     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4030     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4031     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4032     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4033   </register>\r
4034   <register id="CFG_VIN1A_D15_IN" acronym="CFG_VIN1A_D15_IN" offset="0x924" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d15_in interface">\r
4035     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4036     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4037     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4038     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4039     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4040   </register>\r
4041   <register id="CFG_VIN1A_D15_OEN" acronym="CFG_VIN1A_D15_OEN" offset="0x928" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d15_oen interface">\r
4042     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4043     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4044     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4045     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4046     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4047   </register>\r
4048   <register id="CFG_VIN1A_D15_OUT" acronym="CFG_VIN1A_D15_OUT" offset="0x92C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d15_out interface">\r
4049     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4050     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4051     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4052     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4053     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4054   </register>\r
4055   <register id="CFG_VIN1A_D16_IN" acronym="CFG_VIN1A_D16_IN" offset="0x930" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d16_in interface">\r
4056     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4057     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4058     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4059     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4060     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4061   </register>\r
4062   <register id="CFG_VIN1A_D16_OEN" acronym="CFG_VIN1A_D16_OEN" offset="0x934" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d16_oen interface">\r
4063     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4064     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4065     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4066     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4067     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4068   </register>\r
4069   <register id="CFG_VIN1A_D16_OUT" acronym="CFG_VIN1A_D16_OUT" offset="0x938" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d16_out interface">\r
4070     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4071     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4072     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4073     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4074     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4075   </register>\r
4076   <register id="CFG_VIN1A_D17_IN" acronym="CFG_VIN1A_D17_IN" offset="0x93C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d17_in interface">\r
4077     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4078     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4079     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4080     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4081     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4082   </register>\r
4083   <register id="CFG_VIN1A_D17_OEN" acronym="CFG_VIN1A_D17_OEN" offset="0x940" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d17_oen interface">\r
4084     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4085     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4086     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4087     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4088     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4089   </register>\r
4090   <register id="CFG_VIN1A_D17_OUT" acronym="CFG_VIN1A_D17_OUT" offset="0x944" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d17_out interface">\r
4091     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4092     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4093     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4094     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4095     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4096   </register>\r
4097   <register id="CFG_VIN1A_D18_IN" acronym="CFG_VIN1A_D18_IN" offset="0x948" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d18_in interface">\r
4098     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4099     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4100     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4101     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4102     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4103   </register>\r
4104   <register id="CFG_VIN1A_D18_OEN" acronym="CFG_VIN1A_D18_OEN" offset="0x94C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d18_oen interface">\r
4105     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4106     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4107     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4108     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4109     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4110   </register>\r
4111   <register id="CFG_VIN1A_D18_OUT" acronym="CFG_VIN1A_D18_OUT" offset="0x950" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d18_out interface">\r
4112     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4113     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4114     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4115     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4116     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4117   </register>\r
4118   <register id="CFG_VIN1A_D19_IN" acronym="CFG_VIN1A_D19_IN" offset="0x954" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d19_in interface">\r
4119     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4120     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4121     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4122     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4123     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4124   </register>\r
4125   <register id="CFG_VIN1A_D19_OEN" acronym="CFG_VIN1A_D19_OEN" offset="0x958" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d19_oen interface">\r
4126     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4127     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4128     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4129     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4130     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4131   </register>\r
4132   <register id="CFG_VIN1A_D19_OUT" acronym="CFG_VIN1A_D19_OUT" offset="0x95C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d19_out interface">\r
4133     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4134     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4135     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4136     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4137     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4138   </register>\r
4139   <register id="CFG_VIN1A_D1_IN" acronym="CFG_VIN1A_D1_IN" offset="0x960" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d1_in interface">\r
4140     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4141     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4142     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4143     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4144     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4145   </register>\r
4146   <register id="CFG_VIN1A_D1_OEN" acronym="CFG_VIN1A_D1_OEN" offset="0x964" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d1_oen interface">\r
4147     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4148     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4149     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4150     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4151     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4152   </register>\r
4153   <register id="CFG_VIN1A_D1_OUT" acronym="CFG_VIN1A_D1_OUT" offset="0x968" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d1_out interface">\r
4154     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4155     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4156     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4157     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4158     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4159   </register>\r
4160   <register id="CFG_VIN1A_D20_IN" acronym="CFG_VIN1A_D20_IN" offset="0x96C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d20_in interface">\r
4161     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4162     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4163     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4164     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4165     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4166   </register>\r
4167   <register id="CFG_VIN1A_D20_OEN" acronym="CFG_VIN1A_D20_OEN" offset="0x970" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d20_oen interface">\r
4168     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4169     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4170     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4171     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4172     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4173   </register>\r
4174   <register id="CFG_VIN1A_D20_OUT" acronym="CFG_VIN1A_D20_OUT" offset="0x974" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d20_out interface">\r
4175     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4176     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4177     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4178     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4179     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4180   </register>\r
4181   <register id="CFG_VIN1A_D21_IN" acronym="CFG_VIN1A_D21_IN" offset="0x978" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d21_in interface">\r
4182     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4183     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4184     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4185     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4186     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4187   </register>\r
4188   <register id="CFG_VIN1A_D21_OEN" acronym="CFG_VIN1A_D21_OEN" offset="0x97C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d21_oen interface">\r
4189     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4190     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4191     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4192     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4193     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4194   </register>\r
4195   <register id="CFG_VIN1A_D21_OUT" acronym="CFG_VIN1A_D21_OUT" offset="0x980" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d21_out interface">\r
4196     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4197     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4198     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4199     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4200     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4201   </register>\r
4202   <register id="CFG_VIN1A_D22_IN" acronym="CFG_VIN1A_D22_IN" offset="0x984" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d22_in interface">\r
4203     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4204     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4205     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4206     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4207     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4208   </register>\r
4209   <register id="CFG_VIN1A_D22_OEN" acronym="CFG_VIN1A_D22_OEN" offset="0x988" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d22_oen interface">\r
4210     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4211     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4212     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4213     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4214     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4215   </register>\r
4216   <register id="CFG_VIN1A_D22_OUT" acronym="CFG_VIN1A_D22_OUT" offset="0x98C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d22_out interface">\r
4217     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4218     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4219     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4220     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4221     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4222   </register>\r
4223   <register id="CFG_VIN1A_D23_IN" acronym="CFG_VIN1A_D23_IN" offset="0x990" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d23_in interface">\r
4224     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4225     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4226     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4227     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4228     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4229   </register>\r
4230   <register id="CFG_VIN1A_D23_OEN" acronym="CFG_VIN1A_D23_OEN" offset="0x994" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d23_oen interface">\r
4231     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4232     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4233     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4234     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4235     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4236   </register>\r
4237   <register id="CFG_VIN1A_D23_OUT" acronym="CFG_VIN1A_D23_OUT" offset="0x998" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d23_out interface">\r
4238     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4239     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4240     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4241     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4242     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4243   </register>\r
4244   <register id="CFG_VIN1A_D2_IN" acronym="CFG_VIN1A_D2_IN" offset="0x99C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d2_in interface">\r
4245     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4246     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4247     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4248     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4249     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4250   </register>\r
4251   <register id="CFG_VIN1A_D2_OEN" acronym="CFG_VIN1A_D2_OEN" offset="0x9A0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d2_oen interface">\r
4252     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4253     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4254     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4255     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4256     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4257   </register>\r
4258   <register id="CFG_VIN1A_D2_OUT" acronym="CFG_VIN1A_D2_OUT" offset="0x9A4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d2_out interface">\r
4259     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4260     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4261     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4262     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4263     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4264   </register>\r
4265   <register id="CFG_VIN1A_D3_IN" acronym="CFG_VIN1A_D3_IN" offset="0x9A8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d3_in interface">\r
4266     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4267     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4268     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4269     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4270     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4271   </register>\r
4272   <register id="CFG_VIN1A_D3_OEN" acronym="CFG_VIN1A_D3_OEN" offset="0x9AC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d3_oen interface">\r
4273     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4274     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4275     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4276     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4277     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4278   </register>\r
4279   <register id="CFG_VIN1A_D3_OUT" acronym="CFG_VIN1A_D3_OUT" offset="0x9B0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d3_out interface">\r
4280     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4281     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4282     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4283     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4284     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4285   </register>\r
4286   <register id="CFG_VIN1A_D4_IN" acronym="CFG_VIN1A_D4_IN" offset="0x9B4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d4_in interface">\r
4287     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4288     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4289     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4290     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4291     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4292   </register>\r
4293   <register id="CFG_VIN1A_D4_OEN" acronym="CFG_VIN1A_D4_OEN" offset="0x9B8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d4_oen interface">\r
4294     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4295     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4296     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4297     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4298     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4299   </register>\r
4300   <register id="CFG_VIN1A_D4_OUT" acronym="CFG_VIN1A_D4_OUT" offset="0x9BC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d4_out interface">\r
4301     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4302     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4303     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4304     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4305     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4306   </register>\r
4307   <register id="CFG_VIN1A_D5_IN" acronym="CFG_VIN1A_D5_IN" offset="0x9C0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d5_in interface">\r
4308     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4309     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4310     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4311     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4312     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4313   </register>\r
4314   <register id="CFG_VIN1A_D5_OEN" acronym="CFG_VIN1A_D5_OEN" offset="0x9C4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d5_oen interface">\r
4315     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4316     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4317     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4318     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4319     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4320   </register>\r
4321   <register id="CFG_VIN1A_D5_OUT" acronym="CFG_VIN1A_D5_OUT" offset="0x9C8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d5_out interface">\r
4322     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4323     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4324     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4325     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4326     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4327   </register>\r
4328   <register id="CFG_VIN1A_D6_IN" acronym="CFG_VIN1A_D6_IN" offset="0x9CC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d6_in interface">\r
4329     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4330     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4331     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4332     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4333     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4334   </register>\r
4335   <register id="CFG_VIN1A_D6_OEN" acronym="CFG_VIN1A_D6_OEN" offset="0x9D0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d6_oen interface">\r
4336     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4337     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4338     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4339     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4340     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4341   </register>\r
4342   <register id="CFG_VIN1A_D6_OUT" acronym="CFG_VIN1A_D6_OUT" offset="0x9D4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d6_out interface">\r
4343     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4344     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4345     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4346     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4347     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4348   </register>\r
4349   <register id="CFG_VIN1A_D7_IN" acronym="CFG_VIN1A_D7_IN" offset="0x9D8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d7_in interface">\r
4350     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4351     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4352     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4353     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4354     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4355   </register>\r
4356   <register id="CFG_VIN1A_D7_OEN" acronym="CFG_VIN1A_D7_OEN" offset="0x9DC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d7_oen interface">\r
4357     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4358     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4359     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4360     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4361     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4362   </register>\r
4363   <register id="CFG_VIN1A_D7_OUT" acronym="CFG_VIN1A_D7_OUT" offset="0x9E0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d7_out interface">\r
4364     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4365     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4366     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4367     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4368     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4369   </register>\r
4370   <register id="CFG_VIN1A_D8_IN" acronym="CFG_VIN1A_D8_IN" offset="0x9E4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d8_in interface">\r
4371     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4372     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4373     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4374     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4375     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4376   </register>\r
4377   <register id="CFG_VIN1A_D8_OEN" acronym="CFG_VIN1A_D8_OEN" offset="0x9E8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d8_oen interface">\r
4378     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4379     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4380     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4381     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4382     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4383   </register>\r
4384   <register id="CFG_VIN1A_D8_OUT" acronym="CFG_VIN1A_D8_OUT" offset="0x9EC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d8_out interface">\r
4385     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4386     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4387     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4388     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4389     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4390   </register>\r
4391   <register id="CFG_VIN1A_D9_IN" acronym="CFG_VIN1A_D9_IN" offset="0x9F0" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d9_in interface">\r
4392     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4393     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4394     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4395     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4396     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4397   </register>\r
4398   <register id="CFG_VIN1A_D9_OEN" acronym="CFG_VIN1A_D9_OEN" offset="0x9F4" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d9_oen interface">\r
4399     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4400     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4401     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4402     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4403     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4404   </register>\r
4405   <register id="CFG_VIN1A_D9_OUT" acronym="CFG_VIN1A_D9_OUT" offset="0x9F8" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_d9_out interface">\r
4406     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4407     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4408     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4409     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4410     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4411   </register>\r
4412   <register id="CFG_VIN1A_DE0_IN" acronym="CFG_VIN1A_DE0_IN" offset="0x9FC" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_de0_in interface">\r
4413     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4414     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4415     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4416     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4417     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4418   </register>\r
4419   <register id="CFG_VIN1A_DE0_OEN" acronym="CFG_VIN1A_DE0_OEN" offset="0xA00" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_de0_oen interface">\r
4420     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4421     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4422     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4423     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4424     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4425   </register>\r
4426   <register id="CFG_VIN1A_DE0_OUT" acronym="CFG_VIN1A_DE0_OUT" offset="0xA04" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_de0_out interface">\r
4427     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4428     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4429     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4430     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4431     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4432   </register>\r
4433   <register id="CFG_VIN1A_FLD0_IN" acronym="CFG_VIN1A_FLD0_IN" offset="0xA08" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_fld0_in interface">\r
4434     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4435     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4436     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4437     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4438     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4439   </register>\r
4440   <register id="CFG_VIN1A_FLD0_OEN" acronym="CFG_VIN1A_FLD0_OEN" offset="0xA0C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_fld0_oen interface">\r
4441     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4442     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4443     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4444     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4445     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4446   </register>\r
4447   <register id="CFG_VIN1A_FLD0_OUT" acronym="CFG_VIN1A_FLD0_OUT" offset="0xA10" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_fld0_out interface">\r
4448     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4449     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4450     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4451     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4452     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4453   </register>\r
4454   <register id="CFG_VIN1A_HSYNC0_IN" acronym="CFG_VIN1A_HSYNC0_IN" offset="0xA14" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_hsync0_in interface">\r
4455     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4456     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4457     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4458     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4459     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4460   </register>\r
4461   <register id="CFG_VIN1A_HSYNC0_OEN" acronym="CFG_VIN1A_HSYNC0_OEN" offset="0xA18" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_hsync0_oen interface">\r
4462     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4463     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4464     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4465     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4466     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4467   </register>\r
4468   <register id="CFG_VIN1A_HSYNC0_OUT" acronym="CFG_VIN1A_HSYNC0_OUT" offset="0xA1C" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_hsync0_out interface">\r
4469     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4470     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4471     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4472     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4473     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4474   </register>\r
4475   <register id="CFG_VIN1A_VSYNC0_IN" acronym="CFG_VIN1A_VSYNC0_IN" offset="0xA20" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_vsync0_in interface">\r
4476     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4477     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4478     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4479     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4480     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4481   </register>\r
4482   <register id="CFG_VIN1A_VSYNC0_OEN" acronym="CFG_VIN1A_VSYNC0_OEN" offset="0xA24" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_vsync0_oen interface">\r
4483     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4484     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4485     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4486     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4487     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4488   </register>\r
4489   <register id="CFG_VIN1A_VSYNC0_OUT" acronym="CFG_VIN1A_VSYNC0_OUT" offset="0xA28" width="32" description="Delay Select Value in binary coded form for cfg_vin1a_vsync0_out interface">\r
4490     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4491     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4492     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4493     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4494     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4495   </register>\r
4496   <register id="CFG_VIN1B_CLK1_IN" acronym="CFG_VIN1B_CLK1_IN" offset="0xA2C" width="32" description="Delay Select Value in binary coded form for cfg_vin1b_clk1_in interface">\r
4497     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4498     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4499     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4500     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4501     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4502   </register>\r
4503   <register id="CFG_VIN1B_CLK1_OEN" acronym="CFG_VIN1B_CLK1_OEN" offset="0xA30" width="32" description="Delay Select Value in binary coded form for cfg_vin1b_clk1_oen interface">\r
4504     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4505     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4506     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4507     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4508     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4509   </register>\r
4510   <register id="CFG_VIN1B_CLK1_OUT" acronym="CFG_VIN1B_CLK1_OUT" offset="0xA34" width="32" description="Delay Select Value in binary coded form for cfg_vin1b_clk1_out interface">\r
4511     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4512     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4513     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4514     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4515     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4516   </register>\r
4517   <register id="CFG_VIN2A_CLK0_IN" acronym="CFG_VIN2A_CLK0_IN" offset="0xA38" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_clk0_in interface">\r
4518     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4519     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4520     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4521     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4522     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4523   </register>\r
4524   <register id="CFG_VIN2A_CLK0_OEN" acronym="CFG_VIN2A_CLK0_OEN" offset="0xA3C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_clk0_oen interface">\r
4525     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4526     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4527     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4528     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4529     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4530   </register>\r
4531   <register id="CFG_VIN2A_CLK0_OUT" acronym="CFG_VIN2A_CLK0_OUT" offset="0xA40" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_clk0_out interface">\r
4532     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4533     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4534     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4535     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4536     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4537   </register>\r
4538   <register id="CFG_VIN2A_D0_IN" acronym="CFG_VIN2A_D0_IN" offset="0xA44" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d0_in interface">\r
4539     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4540     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4541     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4542     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4543     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4544   </register>\r
4545   <register id="CFG_VIN2A_D0_OEN" acronym="CFG_VIN2A_D0_OEN" offset="0xA48" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d0_oen interface">\r
4546     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4547     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4548     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4549     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4550     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4551   </register>\r
4552   <register id="CFG_VIN2A_D0_OUT" acronym="CFG_VIN2A_D0_OUT" offset="0xA4C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d0_out interface">\r
4553     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4554     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4555     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4556     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4557     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4558   </register>\r
4559   <register id="CFG_VIN2A_D10_IN" acronym="CFG_VIN2A_D10_IN" offset="0xA50" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d10_in interface">\r
4560     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4561     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4562     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4563     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4564     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4565   </register>\r
4566   <register id="CFG_VIN2A_D10_OEN" acronym="CFG_VIN2A_D10_OEN" offset="0xA54" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d10_oen interface">\r
4567     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4568     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4569     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4570     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4571     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4572   </register>\r
4573   <register id="CFG_VIN2A_D10_OUT" acronym="CFG_VIN2A_D10_OUT" offset="0xA58" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d10_out interface">\r
4574     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4575     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4576     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4577     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4578     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4579   </register>\r
4580   <register id="CFG_VIN2A_D11_IN" acronym="CFG_VIN2A_D11_IN" offset="0xA5C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d11_in interface">\r
4581     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4582     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4583     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4584     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4585     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4586   </register>\r
4587   <register id="CFG_VIN2A_D11_OEN" acronym="CFG_VIN2A_D11_OEN" offset="0xA60" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d11_oen interface">\r
4588     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4589     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4590     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4591     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4592     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4593   </register>\r
4594   <register id="CFG_VIN2A_D11_OUT" acronym="CFG_VIN2A_D11_OUT" offset="0xA64" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d11_out interface">\r
4595     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4596     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4597     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4598     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4599     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4600   </register>\r
4601   <register id="CFG_VIN2A_D12_IN" acronym="CFG_VIN2A_D12_IN" offset="0xA68" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d12_in interface">\r
4602     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4603     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4604     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4605     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4606     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4607   </register>\r
4608   <register id="CFG_VIN2A_D12_OEN" acronym="CFG_VIN2A_D12_OEN" offset="0xA6C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d12_oen interface">\r
4609     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4610     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4611     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4612     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4613     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4614   </register>\r
4615   <register id="CFG_VIN2A_D12_OUT" acronym="CFG_VIN2A_D12_OUT" offset="0xA70" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d12_out interface">\r
4616     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4617     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4618     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4619     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4620     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4621   </register>\r
4622   <register id="CFG_VIN2A_D13_IN" acronym="CFG_VIN2A_D13_IN" offset="0xA74" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d13_in interface">\r
4623     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4624     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4625     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4626     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4627     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4628   </register>\r
4629   <register id="CFG_VIN2A_D13_OEN" acronym="CFG_VIN2A_D13_OEN" offset="0xA78" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d13_oen interface">\r
4630     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4631     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4632     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4633     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4634     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4635   </register>\r
4636   <register id="CFG_VIN2A_D13_OUT" acronym="CFG_VIN2A_D13_OUT" offset="0xA7C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d13_out interface">\r
4637     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4638     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4639     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4640     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4641     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4642   </register>\r
4643   <register id="CFG_VIN2A_D14_IN" acronym="CFG_VIN2A_D14_IN" offset="0xA80" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d14_in interface">\r
4644     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4645     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4646     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4647     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4648     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4649   </register>\r
4650   <register id="CFG_VIN2A_D14_OEN" acronym="CFG_VIN2A_D14_OEN" offset="0xA84" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d14_oen interface">\r
4651     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4652     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4653     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4654     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4655     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4656   </register>\r
4657   <register id="CFG_VIN2A_D14_OUT" acronym="CFG_VIN2A_D14_OUT" offset="0xA88" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d14_out interface">\r
4658     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4659     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4660     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4661     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4662     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4663   </register>\r
4664   <register id="CFG_VIN2A_D15_IN" acronym="CFG_VIN2A_D15_IN" offset="0xA8C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d15_in interface">\r
4665     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4666     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4667     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4668     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4669     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4670   </register>\r
4671   <register id="CFG_VIN2A_D15_OEN" acronym="CFG_VIN2A_D15_OEN" offset="0xA90" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d15_oen interface">\r
4672     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4673     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4674     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4675     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4676     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4677   </register>\r
4678   <register id="CFG_VIN2A_D15_OUT" acronym="CFG_VIN2A_D15_OUT" offset="0xA94" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d15_out interface">\r
4679     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4680     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4681     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4682     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4683     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4684   </register>\r
4685   <register id="CFG_VIN2A_D16_IN" acronym="CFG_VIN2A_D16_IN" offset="0xA98" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d16_in interface">\r
4686     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4687     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4688     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4689     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4690     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4691   </register>\r
4692   <register id="CFG_VIN2A_D16_OEN" acronym="CFG_VIN2A_D16_OEN" offset="0xA9C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d16_oen interface">\r
4693     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4694     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4695     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4696     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4697     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4698   </register>\r
4699   <register id="CFG_VIN2A_D16_OUT" acronym="CFG_VIN2A_D16_OUT" offset="0xAA0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d16_out interface">\r
4700     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4701     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4702     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4703     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4704     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4705   </register>\r
4706   <register id="CFG_VIN2A_D17_IN" acronym="CFG_VIN2A_D17_IN" offset="0xAA4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d17_in interface">\r
4707     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4708     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4709     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4710     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4711     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4712   </register>\r
4713   <register id="CFG_VIN2A_D17_OEN" acronym="CFG_VIN2A_D17_OEN" offset="0xAA8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d17_oen interface">\r
4714     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4715     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4716     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4717     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4718     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4719   </register>\r
4720   <register id="CFG_VIN2A_D17_OUT" acronym="CFG_VIN2A_D17_OUT" offset="0xAAC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d17_out interface">\r
4721     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4722     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4723     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4724     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4725     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4726   </register>\r
4727   <register id="CFG_VIN2A_D18_IN" acronym="CFG_VIN2A_D18_IN" offset="0xAB0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d18_in interface">\r
4728     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4729     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4730     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4731     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4732     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4733   </register>\r
4734   <register id="CFG_VIN2A_D18_OEN" acronym="CFG_VIN2A_D18_OEN" offset="0xAB4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d18_oen interface">\r
4735     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4736     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4737     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4738     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4739     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4740   </register>\r
4741   <register id="CFG_VIN2A_D18_OUT" acronym="CFG_VIN2A_D18_OUT" offset="0xAB8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d18_out interface">\r
4742     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4743     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4744     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4745     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4746     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4747   </register>\r
4748   <register id="CFG_VIN2A_D19_IN" acronym="CFG_VIN2A_D19_IN" offset="0xABC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d19_in interface">\r
4749     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4750     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4751     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4752     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4753     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4754   </register>\r
4755   <register id="CFG_VIN2A_D19_OEN" acronym="CFG_VIN2A_D19_OEN" offset="0xAC0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d19_oen interface">\r
4756     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4757     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4758     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4759     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4760     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4761   </register>\r
4762   <register id="CFG_VIN2A_D19_OUT" acronym="CFG_VIN2A_D19_OUT" offset="0xAC4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d19_out interface">\r
4763     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4764     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4765     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4766     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4767     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4768   </register>\r
4769   <register id="CFG_VIN2A_D1_IN" acronym="CFG_VIN2A_D1_IN" offset="0xAC8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d1_in interface">\r
4770     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4771     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4772     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4773     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4774     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4775   </register>\r
4776   <register id="CFG_VIN2A_D1_OEN" acronym="CFG_VIN2A_D1_OEN" offset="0xACC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d1_oen interface">\r
4777     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4778     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4779     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4780     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4781     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4782   </register>\r
4783   <register id="CFG_VIN2A_D1_OUT" acronym="CFG_VIN2A_D1_OUT" offset="0xAD0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d1_out interface">\r
4784     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4785     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4786     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4787     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4788     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4789   </register>\r
4790   <register id="CFG_VIN2A_D20_IN" acronym="CFG_VIN2A_D20_IN" offset="0xAD4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d20_in interface">\r
4791     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4792     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4793     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4794     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4795     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4796   </register>\r
4797   <register id="CFG_VIN2A_D20_OEN" acronym="CFG_VIN2A_D20_OEN" offset="0xAD8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d20_oen interface">\r
4798     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4799     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4800     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4801     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4802     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4803   </register>\r
4804   <register id="CFG_VIN2A_D20_OUT" acronym="CFG_VIN2A_D20_OUT" offset="0xADC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d20_out interface">\r
4805     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4806     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4807     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4808     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4809     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4810   </register>\r
4811   <register id="CFG_VIN2A_D21_IN" acronym="CFG_VIN2A_D21_IN" offset="0xAE0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d21_in interface">\r
4812     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4813     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4814     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4815     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4816     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4817   </register>\r
4818   <register id="CFG_VIN2A_D21_OEN" acronym="CFG_VIN2A_D21_OEN" offset="0xAE4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d21_oen interface">\r
4819     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4820     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4821     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4822     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4823     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4824   </register>\r
4825   <register id="CFG_VIN2A_D21_OUT" acronym="CFG_VIN2A_D21_OUT" offset="0xAE8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d21_out interface">\r
4826     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4827     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4828     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4829     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4830     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4831   </register>\r
4832   <register id="CFG_VIN2A_D22_IN" acronym="CFG_VIN2A_D22_IN" offset="0xAEC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d22_in interface">\r
4833     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4834     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4835     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4836     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4837     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4838   </register>\r
4839   <register id="CFG_VIN2A_D22_OEN" acronym="CFG_VIN2A_D22_OEN" offset="0xAF0" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d22_oen interface">\r
4840     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4841     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4842     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4843     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4844     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4845   </register>\r
4846   <register id="CFG_VIN2A_D22_OUT" acronym="CFG_VIN2A_D22_OUT" offset="0xAF4" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d22_out interface">\r
4847     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4848     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4849     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4850     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4851     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4852   </register>\r
4853   <register id="CFG_VIN2A_D23_IN" acronym="CFG_VIN2A_D23_IN" offset="0xAF8" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d23_in interface">\r
4854     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4855     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4856     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4857     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4858     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4859   </register>\r
4860   <register id="CFG_VIN2A_D23_OEN" acronym="CFG_VIN2A_D23_OEN" offset="0xAFC" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d23_oen interface">\r
4861     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4862     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4863     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4864     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4865     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4866   </register>\r
4867   <register id="CFG_VIN2A_D23_OUT" acronym="CFG_VIN2A_D23_OUT" offset="0xB00" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d23_out interface">\r
4868     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4869     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4870     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4871     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4872     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4873   </register>\r
4874   <register id="CFG_VIN2A_D2_IN" acronym="CFG_VIN2A_D2_IN" offset="0xB04" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d2_in interface">\r
4875     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4876     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4877     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4878     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4879     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4880   </register>\r
4881   <register id="CFG_VIN2A_D2_OEN" acronym="CFG_VIN2A_D2_OEN" offset="0xB08" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d2_oen interface">\r
4882     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4883     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4884     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4885     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4886     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4887   </register>\r
4888   <register id="CFG_VIN2A_D2_OUT" acronym="CFG_VIN2A_D2_OUT" offset="0xB0C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d2_out interface">\r
4889     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4890     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4891     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4892     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4893     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4894   </register>\r
4895   <register id="CFG_VIN2A_D3_IN" acronym="CFG_VIN2A_D3_IN" offset="0xB10" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d3_in interface">\r
4896     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4897     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4898     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4899     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4900     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4901   </register>\r
4902   <register id="CFG_VIN2A_D3_OEN" acronym="CFG_VIN2A_D3_OEN" offset="0xB14" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d3_oen interface">\r
4903     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4904     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4905     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4906     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4907     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4908   </register>\r
4909   <register id="CFG_VIN2A_D3_OUT" acronym="CFG_VIN2A_D3_OUT" offset="0xB18" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d3_out interface">\r
4910     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4911     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4912     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4913     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4914     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4915   </register>\r
4916   <register id="CFG_VIN2A_D4_IN" acronym="CFG_VIN2A_D4_IN" offset="0xB1C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d4_in interface">\r
4917     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4918     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4919     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4920     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4921     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4922   </register>\r
4923   <register id="CFG_VIN2A_D4_OEN" acronym="CFG_VIN2A_D4_OEN" offset="0xB20" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d4_oen interface">\r
4924     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4925     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4926     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4927     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4928     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4929   </register>\r
4930   <register id="CFG_VIN2A_D4_OUT" acronym="CFG_VIN2A_D4_OUT" offset="0xB24" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d4_out interface">\r
4931     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4932     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4933     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4934     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4935     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4936   </register>\r
4937   <register id="CFG_VIN2A_D5_IN" acronym="CFG_VIN2A_D5_IN" offset="0xB28" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d5_in interface">\r
4938     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4939     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4940     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4941     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4942     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4943   </register>\r
4944   <register id="CFG_VIN2A_D5_OEN" acronym="CFG_VIN2A_D5_OEN" offset="0xB2C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d5_oen interface">\r
4945     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4946     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4947     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4948     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4949     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4950   </register>\r
4951   <register id="CFG_VIN2A_D5_OUT" acronym="CFG_VIN2A_D5_OUT" offset="0xB30" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d5_out interface">\r
4952     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4953     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4954     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4955     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4956     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4957   </register>\r
4958   <register id="CFG_VIN2A_D6_IN" acronym="CFG_VIN2A_D6_IN" offset="0xB34" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d6_in interface">\r
4959     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4960     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4961     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4962     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4963     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4964   </register>\r
4965   <register id="CFG_VIN2A_D6_OEN" acronym="CFG_VIN2A_D6_OEN" offset="0xB38" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d6_oen interface">\r
4966     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4967     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4968     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4969     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4970     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4971   </register>\r
4972   <register id="CFG_VIN2A_D6_OUT" acronym="CFG_VIN2A_D6_OUT" offset="0xB3C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d6_out interface">\r
4973     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4974     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4975     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4976     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4977     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4978   </register>\r
4979   <register id="CFG_VIN2A_D7_IN" acronym="CFG_VIN2A_D7_IN" offset="0xB40" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d7_in interface">\r
4980     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4981     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4982     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4983     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4984     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4985   </register>\r
4986   <register id="CFG_VIN2A_D7_OEN" acronym="CFG_VIN2A_D7_OEN" offset="0xB44" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d7_oen interface">\r
4987     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4988     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4989     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4990     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4991     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4992   </register>\r
4993   <register id="CFG_VIN2A_D7_OUT" acronym="CFG_VIN2A_D7_OUT" offset="0xB48" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d7_out interface">\r
4994     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
4995     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
4996     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
4997     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
4998     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
4999   </register>\r
5000   <register id="CFG_VIN2A_D8_IN" acronym="CFG_VIN2A_D8_IN" offset="0xB4C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d8_in interface">\r
5001     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5002     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5003     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5004     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5005     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5006   </register>\r
5007   <register id="CFG_VIN2A_D8_OEN" acronym="CFG_VIN2A_D8_OEN" offset="0xB50" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d8_oen interface">\r
5008     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5009     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5010     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5011     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5012     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5013   </register>\r
5014   <register id="CFG_VIN2A_D8_OUT" acronym="CFG_VIN2A_D8_OUT" offset="0xB54" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d8_out interface">\r
5015     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5016     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5017     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5018     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5019     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5020   </register>\r
5021   <register id="CFG_VIN2A_D9_IN" acronym="CFG_VIN2A_D9_IN" offset="0xB58" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d9_in interface">\r
5022     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5023     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5024     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5025     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5026     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5027   </register>\r
5028   <register id="CFG_VIN2A_D9_OEN" acronym="CFG_VIN2A_D9_OEN" offset="0xB5C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d9_oen interface">\r
5029     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5030     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5031     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5032     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5033     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5034   </register>\r
5035   <register id="CFG_VIN2A_D9_OUT" acronym="CFG_VIN2A_D9_OUT" offset="0xB60" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_d9_out interface">\r
5036     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5037     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5038     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5039     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5040     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5041   </register>\r
5042   <register id="CFG_VIN2A_DE0_IN" acronym="CFG_VIN2A_DE0_IN" offset="0xB64" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_de0_in interface">\r
5043     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5044     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5045     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5046     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5047     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5048   </register>\r
5049   <register id="CFG_VIN2A_DE0_OEN" acronym="CFG_VIN2A_DE0_OEN" offset="0xB68" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_de0_oen interface">\r
5050     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5051     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5052     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5053     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5054     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5055   </register>\r
5056   <register id="CFG_VIN2A_DE0_OUT" acronym="CFG_VIN2A_DE0_OUT" offset="0xB6C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_de0_out interface">\r
5057     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5058     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5059     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5060     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5061     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5062   </register>\r
5063   <register id="CFG_VIN2A_FLD0_IN" acronym="CFG_VIN2A_FLD0_IN" offset="0xB70" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_fld0_in interface">\r
5064     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5065     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5066     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5067     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5068     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5069   </register>\r
5070   <register id="CFG_VIN2A_FLD0_OEN" acronym="CFG_VIN2A_FLD0_OEN" offset="0xB74" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_fld0_oen interface">\r
5071     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5072     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5073     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5074     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5075     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5076   </register>\r
5077   <register id="CFG_VIN2A_FLD0_OUT" acronym="CFG_VIN2A_FLD0_OUT" offset="0xB78" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_fld0_out interface">\r
5078     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5079     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5080     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5081     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5082     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5083   </register>\r
5084   <register id="CFG_VIN2A_HSYNC0_IN" acronym="CFG_VIN2A_HSYNC0_IN" offset="0xB7C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_hsync0_in interface">\r
5085     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5086     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5087     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5088     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5089     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5090   </register>\r
5091   <register id="CFG_VIN2A_HSYNC0_OEN" acronym="CFG_VIN2A_HSYNC0_OEN" offset="0xB80" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_hsync0_oen interface">\r
5092     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5093     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5094     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5095     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5096     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5097   </register>\r
5098   <register id="CFG_VIN2A_HSYNC0_OUT" acronym="CFG_VIN2A_HSYNC0_OUT" offset="0xB84" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_hsync0_out interface">\r
5099     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5100     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5101     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5102     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5103     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5104   </register>\r
5105   <register id="CFG_VIN2A_VSYNC0_IN" acronym="CFG_VIN2A_VSYNC0_IN" offset="0xB88" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_vsync0_in interface">\r
5106     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5107     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5108     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5109     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5110     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5111   </register>\r
5112   <register id="CFG_VIN2A_VSYNC0_OEN" acronym="CFG_VIN2A_VSYNC0_OEN" offset="0xB8C" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_vsync0_oen interface">\r
5113     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5114     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5115     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5116     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5117     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5118   </register>\r
5119   <register id="CFG_VIN2A_VSYNC0_OUT" acronym="CFG_VIN2A_VSYNC0_OUT" offset="0xB90" width="32" description="Delay Select Value in binary coded form for cfg_vin2a_vsync0_out interface">\r
5120     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5121     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5122     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5123     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5124     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5125   </register>\r
5126   <register id="CFG_VOUT1_CLK_IN" acronym="CFG_VOUT1_CLK_IN" offset="0xB94" width="32" description="Delay Select Value in binary coded form for cfg_vout1_clk_in interface">\r
5127     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5128     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5129     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5130     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5131     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5132   </register>\r
5133   <register id="CFG_VOUT1_CLK_OEN" acronym="CFG_VOUT1_CLK_OEN" offset="0xB98" width="32" description="Delay Select Value in binary coded form for cfg_vout1_clk_oen interface">\r
5134     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5135     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5136     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5137     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5138     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5139   </register>\r
5140   <register id="CFG_VOUT1_CLK_OUT" acronym="CFG_VOUT1_CLK_OUT" offset="0xB9C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_clk_out interface">\r
5141     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5142     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5143     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5144     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5145     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5146   </register>\r
5147   <register id="CFG_VOUT1_D0_IN" acronym="CFG_VOUT1_D0_IN" offset="0xBA0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d0_in interface">\r
5148     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5149     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5150     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5151     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5152     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5153   </register>\r
5154   <register id="CFG_VOUT1_D0_OEN" acronym="CFG_VOUT1_D0_OEN" offset="0xBA4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d0_oen interface">\r
5155     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5156     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5157     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5158     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5159     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5160   </register>\r
5161   <register id="CFG_VOUT1_D0_OUT" acronym="CFG_VOUT1_D0_OUT" offset="0xBA8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d0_out interface">\r
5162     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5163     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5164     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5165     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5166     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5167   </register>\r
5168   <register id="CFG_VOUT1_D10_IN" acronym="CFG_VOUT1_D10_IN" offset="0xBAC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d10_in interface">\r
5169     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5170     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5171     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5172     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5173     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5174   </register>\r
5175   <register id="CFG_VOUT1_D10_OEN" acronym="CFG_VOUT1_D10_OEN" offset="0xBB0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d10_oen interface">\r
5176     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5177     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5178     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5179     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5180     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5181   </register>\r
5182   <register id="CFG_VOUT1_D10_OUT" acronym="CFG_VOUT1_D10_OUT" offset="0xBB4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d10_out interface">\r
5183     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5184     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5185     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5186     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5187     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5188   </register>\r
5189   <register id="CFG_VOUT1_D11_IN" acronym="CFG_VOUT1_D11_IN" offset="0xBB8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d11_in interface">\r
5190     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5191     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5192     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5193     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5194     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5195   </register>\r
5196   <register id="CFG_VOUT1_D11_OEN" acronym="CFG_VOUT1_D11_OEN" offset="0xBBC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d11_oen interface">\r
5197     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5198     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5199     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5200     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5201     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5202   </register>\r
5203   <register id="CFG_VOUT1_D11_OUT" acronym="CFG_VOUT1_D11_OUT" offset="0xBC0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d11_out interface">\r
5204     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5205     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5206     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5207     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5208     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5209   </register>\r
5210   <register id="CFG_VOUT1_D12_IN" acronym="CFG_VOUT1_D12_IN" offset="0xBC4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d12_in interface">\r
5211     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5212     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5213     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5214     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5215     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5216   </register>\r
5217   <register id="CFG_VOUT1_D12_OEN" acronym="CFG_VOUT1_D12_OEN" offset="0xBC8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d12_oen interface">\r
5218     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5219     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5220     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5221     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5222     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5223   </register>\r
5224   <register id="CFG_VOUT1_D12_OUT" acronym="CFG_VOUT1_D12_OUT" offset="0xBCC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d12_out interface">\r
5225     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5226     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5227     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5228     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5229     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5230   </register>\r
5231   <register id="CFG_VOUT1_D13_IN" acronym="CFG_VOUT1_D13_IN" offset="0xBD0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d13_in interface">\r
5232     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5233     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5234     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5235     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5236     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5237   </register>\r
5238   <register id="CFG_VOUT1_D13_OEN" acronym="CFG_VOUT1_D13_OEN" offset="0xBD4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d13_oen interface">\r
5239     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5240     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5241     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5242     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5243     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5244   </register>\r
5245   <register id="CFG_VOUT1_D13_OUT" acronym="CFG_VOUT1_D13_OUT" offset="0xBD8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d13_out interface">\r
5246     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5247     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5248     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5249     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5250     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5251   </register>\r
5252   <register id="CFG_VOUT1_D14_IN" acronym="CFG_VOUT1_D14_IN" offset="0xBDC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d14_in interface">\r
5253     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5254     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5255     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5256     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5257     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5258   </register>\r
5259   <register id="CFG_VOUT1_D14_OEN" acronym="CFG_VOUT1_D14_OEN" offset="0xBE0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d14_oen interface">\r
5260     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5261     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5262     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5263     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5264     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5265   </register>\r
5266   <register id="CFG_VOUT1_D14_OUT" acronym="CFG_VOUT1_D14_OUT" offset="0xBE4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d14_out interface">\r
5267     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5268     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5269     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5270     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5271     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5272   </register>\r
5273   <register id="CFG_VOUT1_D15_IN" acronym="CFG_VOUT1_D15_IN" offset="0xBE8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d15_in interface">\r
5274     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5275     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5276     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5277     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5278     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5279   </register>\r
5280   <register id="CFG_VOUT1_D15_OEN" acronym="CFG_VOUT1_D15_OEN" offset="0xBEC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d15_oen interface">\r
5281     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5282     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5283     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5284     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5285     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5286   </register>\r
5287   <register id="CFG_VOUT1_D15_OUT" acronym="CFG_VOUT1_D15_OUT" offset="0xBF0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d15_out interface">\r
5288     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5289     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5290     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5291     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5292     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5293   </register>\r
5294   <register id="CFG_VOUT1_D16_IN" acronym="CFG_VOUT1_D16_IN" offset="0xBF4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d16_in interface">\r
5295     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5296     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5297     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5298     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5299     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5300   </register>\r
5301   <register id="CFG_VOUT1_D16_OEN" acronym="CFG_VOUT1_D16_OEN" offset="0xBF8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d16_oen interface">\r
5302     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5303     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5304     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5305     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5306     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5307   </register>\r
5308   <register id="CFG_VOUT1_D16_OUT" acronym="CFG_VOUT1_D16_OUT" offset="0xBFC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d16_out interface">\r
5309     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5310     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5311     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5312     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5313     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5314   </register>\r
5315   <register id="CFG_VOUT1_D17_IN" acronym="CFG_VOUT1_D17_IN" offset="0xC00" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d17_in interface">\r
5316     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5317     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5318     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5319     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5320     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5321   </register>\r
5322   <register id="CFG_VOUT1_D17_OEN" acronym="CFG_VOUT1_D17_OEN" offset="0xC04" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d17_oen interface">\r
5323     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5324     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5325     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5326     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5327     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5328   </register>\r
5329   <register id="CFG_VOUT1_D17_OUT" acronym="CFG_VOUT1_D17_OUT" offset="0xC08" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d17_out interface">\r
5330     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5331     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5332     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5333     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5334     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5335   </register>\r
5336   <register id="CFG_VOUT1_D18_IN" acronym="CFG_VOUT1_D18_IN" offset="0xC0C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d18_in interface">\r
5337     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5338     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5339     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5340     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5341     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5342   </register>\r
5343   <register id="CFG_VOUT1_D18_OEN" acronym="CFG_VOUT1_D18_OEN" offset="0xC10" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d18_oen interface">\r
5344     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5345     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5346     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5347     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5348     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5349   </register>\r
5350   <register id="CFG_VOUT1_D18_OUT" acronym="CFG_VOUT1_D18_OUT" offset="0xC14" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d18_out interface">\r
5351     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5352     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5353     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5354     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5355     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5356   </register>\r
5357   <register id="CFG_VOUT1_D19_IN" acronym="CFG_VOUT1_D19_IN" offset="0xC18" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d19_in interface">\r
5358     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5359     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5360     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5361     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5362     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5363   </register>\r
5364   <register id="CFG_VOUT1_D19_OEN" acronym="CFG_VOUT1_D19_OEN" offset="0xC1C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d19_oen interface">\r
5365     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5366     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5367     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5368     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5369     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5370   </register>\r
5371   <register id="CFG_VOUT1_D19_OUT" acronym="CFG_VOUT1_D19_OUT" offset="0xC20" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d19_out interface">\r
5372     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5373     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5374     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5375     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5376     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5377   </register>\r
5378   <register id="CFG_VOUT1_D1_IN" acronym="CFG_VOUT1_D1_IN" offset="0xC24" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d1_in interface">\r
5379     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5380     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5381     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5382     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5383     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5384   </register>\r
5385   <register id="CFG_VOUT1_D1_OEN" acronym="CFG_VOUT1_D1_OEN" offset="0xC28" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d1_oen interface">\r
5386     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5387     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5388     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5389     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5390     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5391   </register>\r
5392   <register id="CFG_VOUT1_D1_OUT" acronym="CFG_VOUT1_D1_OUT" offset="0xC2C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d1_out interface">\r
5393     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5394     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5395     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5396     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5397     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5398   </register>\r
5399   <register id="CFG_VOUT1_D20_IN" acronym="CFG_VOUT1_D20_IN" offset="0xC30" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d20_in interface">\r
5400     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5401     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5402     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5403     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5404     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5405   </register>\r
5406   <register id="CFG_VOUT1_D20_OEN" acronym="CFG_VOUT1_D20_OEN" offset="0xC34" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d20_oen interface">\r
5407     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5408     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5409     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5410     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5411     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5412   </register>\r
5413   <register id="CFG_VOUT1_D20_OUT" acronym="CFG_VOUT1_D20_OUT" offset="0xC38" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d20_out interface">\r
5414     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5415     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5416     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5417     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5418     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5419   </register>\r
5420   <register id="CFG_VOUT1_D21_IN" acronym="CFG_VOUT1_D21_IN" offset="0xC3C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d21_in interface">\r
5421     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5422     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5423     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5424     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5425     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5426   </register>\r
5427   <register id="CFG_VOUT1_D21_OEN" acronym="CFG_VOUT1_D21_OEN" offset="0xC40" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d21_oen interface">\r
5428     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5429     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5430     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5431     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5432     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5433   </register>\r
5434   <register id="CFG_VOUT1_D21_OUT" acronym="CFG_VOUT1_D21_OUT" offset="0xC44" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d21_out interface">\r
5435     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5436     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5437     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5438     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5439     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5440   </register>\r
5441   <register id="CFG_VOUT1_D22_IN" acronym="CFG_VOUT1_D22_IN" offset="0xC48" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d22_in interface">\r
5442     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5443     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5444     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5445     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5446     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5447   </register>\r
5448   <register id="CFG_VOUT1_D22_OEN" acronym="CFG_VOUT1_D22_OEN" offset="0xC4C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d22_oen interface">\r
5449     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5450     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5451     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5452     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5453     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5454   </register>\r
5455   <register id="CFG_VOUT1_D22_OUT" acronym="CFG_VOUT1_D22_OUT" offset="0xC50" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d22_out interface">\r
5456     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5457     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5458     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5459     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5460     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5461   </register>\r
5462   <register id="CFG_VOUT1_D23_IN" acronym="CFG_VOUT1_D23_IN" offset="0xC54" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d23_in interface">\r
5463     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5464     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5465     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5466     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5467     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5468   </register>\r
5469   <register id="CFG_VOUT1_D23_OEN" acronym="CFG_VOUT1_D23_OEN" offset="0xC58" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d23_oen interface">\r
5470     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5471     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5472     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5473     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5474     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5475   </register>\r
5476   <register id="CFG_VOUT1_D23_OUT" acronym="CFG_VOUT1_D23_OUT" offset="0xC5C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d23_out interface">\r
5477     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5478     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5479     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5480     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5481     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5482   </register>\r
5483   <register id="CFG_VOUT1_D2_IN" acronym="CFG_VOUT1_D2_IN" offset="0xC60" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d2_in interface">\r
5484     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5485     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5486     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5487     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5488     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5489   </register>\r
5490   <register id="CFG_VOUT1_D2_OEN" acronym="CFG_VOUT1_D2_OEN" offset="0xC64" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d2_oen interface">\r
5491     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5492     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5493     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5494     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5495     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5496   </register>\r
5497   <register id="CFG_VOUT1_D2_OUT" acronym="CFG_VOUT1_D2_OUT" offset="0xC68" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d2_out interface">\r
5498     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5499     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5500     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5501     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5502     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5503   </register>\r
5504   <register id="CFG_VOUT1_D3_IN" acronym="CFG_VOUT1_D3_IN" offset="0xC6C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d3_in interface">\r
5505     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5506     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5507     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5508     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5509     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5510   </register>\r
5511   <register id="CFG_VOUT1_D3_OEN" acronym="CFG_VOUT1_D3_OEN" offset="0xC70" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d3_oen interface">\r
5512     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5513     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5514     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5515     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5516     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5517   </register>\r
5518   <register id="CFG_VOUT1_D3_OUT" acronym="CFG_VOUT1_D3_OUT" offset="0xC74" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d3_out interface">\r
5519     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5520     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5521     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5522     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5523     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5524   </register>\r
5525   <register id="CFG_VOUT1_D4_IN" acronym="CFG_VOUT1_D4_IN" offset="0xC78" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d4_in interface">\r
5526     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5527     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5528     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5529     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5530     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5531   </register>\r
5532   <register id="CFG_VOUT1_D4_OEN" acronym="CFG_VOUT1_D4_OEN" offset="0xC7C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d4_oen interface">\r
5533     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5534     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5535     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5536     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5537     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5538   </register>\r
5539   <register id="CFG_VOUT1_D4_OUT" acronym="CFG_VOUT1_D4_OUT" offset="0xC80" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d4_out interface">\r
5540     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5541     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5542     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5543     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5544     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5545   </register>\r
5546   <register id="CFG_VOUT1_D5_IN" acronym="CFG_VOUT1_D5_IN" offset="0xC84" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d5_in interface">\r
5547     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5548     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5549     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5550     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5551     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5552   </register>\r
5553   <register id="CFG_VOUT1_D5_OEN" acronym="CFG_VOUT1_D5_OEN" offset="0xC88" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d5_oen interface">\r
5554     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5555     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5556     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5557     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5558     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5559   </register>\r
5560   <register id="CFG_VOUT1_D5_OUT" acronym="CFG_VOUT1_D5_OUT" offset="0xC8C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d5_out interface">\r
5561     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5562     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5563     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5564     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5565     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5566   </register>\r
5567   <register id="CFG_VOUT1_D6_IN" acronym="CFG_VOUT1_D6_IN" offset="0xC90" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d6_in interface">\r
5568     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5569     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5570     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5571     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5572     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5573   </register>\r
5574   <register id="CFG_VOUT1_D6_OEN" acronym="CFG_VOUT1_D6_OEN" offset="0xC94" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d6_oen interface">\r
5575     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5576     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5577     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5578     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5579     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5580   </register>\r
5581   <register id="CFG_VOUT1_D6_OUT" acronym="CFG_VOUT1_D6_OUT" offset="0xC98" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d6_out interface">\r
5582     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5583     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5584     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5585     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5586     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5587   </register>\r
5588   <register id="CFG_VOUT1_D7_IN" acronym="CFG_VOUT1_D7_IN" offset="0xC9C" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d7_in interface">\r
5589     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5590     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5591     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5592     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5593     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5594   </register>\r
5595   <register id="CFG_VOUT1_D7_OEN" acronym="CFG_VOUT1_D7_OEN" offset="0xCA0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d7_oen interface">\r
5596     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5597     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5598     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5599     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5600     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5601   </register>\r
5602   <register id="CFG_VOUT1_D7_OUT" acronym="CFG_VOUT1_D7_OUT" offset="0xCA4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d7_out interface">\r
5603     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5604     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5605     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5606     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5607     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5608   </register>\r
5609   <register id="CFG_VOUT1_D8_IN" acronym="CFG_VOUT1_D8_IN" offset="0xCA8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d8_in interface">\r
5610     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5611     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5612     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5613     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5614     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5615   </register>\r
5616   <register id="CFG_VOUT1_D8_OEN" acronym="CFG_VOUT1_D8_OEN" offset="0xCAC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d8_oen interface">\r
5617     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5618     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5619     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5620     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5621     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5622   </register>\r
5623   <register id="CFG_VOUT1_D8_OUT" acronym="CFG_VOUT1_D8_OUT" offset="0xCB0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d8_out interface">\r
5624     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5625     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5626     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5627     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5628     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5629   </register>\r
5630   <register id="CFG_VOUT1_D9_IN" acronym="CFG_VOUT1_D9_IN" offset="0xCB4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d9_in interface">\r
5631     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5632     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5633     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5634     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5635     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5636   </register>\r
5637   <register id="CFG_VOUT1_D9_OEN" acronym="CFG_VOUT1_D9_OEN" offset="0xCB8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d9_oen interface">\r
5638     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5639     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5640     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5641     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5642     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5643   </register>\r
5644   <register id="CFG_VOUT1_D9_OUT" acronym="CFG_VOUT1_D9_OUT" offset="0xCBC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_d9_out interface">\r
5645     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5646     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5647     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5648     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5649     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5650   </register>\r
5651   <register id="CFG_VOUT1_DE_IN" acronym="CFG_VOUT1_DE_IN" offset="0xCC0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_de_in interface">\r
5652     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5653     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5654     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5655     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5656     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5657   </register>\r
5658   <register id="CFG_VOUT1_DE_OEN" acronym="CFG_VOUT1_DE_OEN" offset="0xCC4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_de_oen interface">\r
5659     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5660     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5661     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5662     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5663     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5664   </register>\r
5665   <register id="CFG_VOUT1_DE_OUT" acronym="CFG_VOUT1_DE_OUT" offset="0xCC8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_de_out interface">\r
5666     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5667     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5668     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5669     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5670     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5671   </register>\r
5672   <register id="CFG_VOUT1_FLD_IN" acronym="CFG_VOUT1_FLD_IN" offset="0xCCC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_fld_in interface">\r
5673     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5674     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5675     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5676     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5677     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5678   </register>\r
5679   <register id="CFG_VOUT1_FLD_OEN" acronym="CFG_VOUT1_FLD_OEN" offset="0xCD0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_fld_oen interface">\r
5680     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5681     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5682     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5683     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5684     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5685   </register>\r
5686   <register id="CFG_VOUT1_FLD_OUT" acronym="CFG_VOUT1_FLD_OUT" offset="0xCD4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_fld_out interface">\r
5687     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5688     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5689     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5690     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5691     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5692   </register>\r
5693   <register id="CFG_VOUT1_HSYNC_IN" acronym="CFG_VOUT1_HSYNC_IN" offset="0xCD8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_hsync_in interface">\r
5694     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5695     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5696     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5697     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5698     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5699   </register>\r
5700   <register id="CFG_VOUT1_HSYNC_OEN" acronym="CFG_VOUT1_HSYNC_OEN" offset="0xCDC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_hsync_oen interface">\r
5701     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5702     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5703     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5704     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5705     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5706   </register>\r
5707   <register id="CFG_VOUT1_HSYNC_OUT" acronym="CFG_VOUT1_HSYNC_OUT" offset="0xCE0" width="32" description="Delay Select Value in binary coded form for cfg_vout1_hsync_out interface">\r
5708     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5709     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5710     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5711     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5712     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5713   </register>\r
5714   <register id="CFG_VOUT1_VSYNC_IN" acronym="CFG_VOUT1_VSYNC_IN" offset="0xCE4" width="32" description="Delay Select Value in binary coded form for cfg_vout1_vsync_in interface">\r
5715     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5716     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5717     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5718     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5719     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5720   </register>\r
5721   <register id="CFG_VOUT1_VSYNC_OEN" acronym="CFG_VOUT1_VSYNC_OEN" offset="0xCE8" width="32" description="Delay Select Value in binary coded form for cfg_vout1_vsync_oen interface">\r
5722     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5723     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5724     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5725     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5726     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5727   </register>\r
5728   <register id="CFG_VOUT1_VSYNC_OUT" acronym="CFG_VOUT1_VSYNC_OUT" offset="0xCEC" width="32" description="Delay Select Value in binary coded form for cfg_vout1_vsync_out interface">\r
5729     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5730     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5731     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5732     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5733     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5734   </register>\r
5735   <register id="CFG_XREF_CLK0_IN" acronym="CFG_XREF_CLK0_IN" offset="0xCF0" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk0_in interface">\r
5736     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5737     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5738     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5739     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5740     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5741   </register>\r
5742   <register id="CFG_XREF_CLK0_OEN" acronym="CFG_XREF_CLK0_OEN" offset="0xCF4" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk0_oen interface">\r
5743     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5744     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5745     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5746     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5747     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5748   </register>\r
5749   <register id="CFG_XREF_CLK0_OUT" acronym="CFG_XREF_CLK0_OUT" offset="0xCF8" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk0_out interface">\r
5750     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5751     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5752     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5753     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5754     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5755   </register>\r
5756   <register id="CFG_XREF_CLK1_IN" acronym="CFG_XREF_CLK1_IN" offset="0xCFC" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk1_in interface">\r
5757     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5758     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5759     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5760     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5761     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5762   </register>\r
5763   <register id="CFG_XREF_CLK1_OEN" acronym="CFG_XREF_CLK1_OEN" offset="0xD00" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk1_oen interface">\r
5764     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5765     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5766     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5767     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5768     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5769   </register>\r
5770   <register id="CFG_XREF_CLK1_OUT" acronym="CFG_XREF_CLK1_OUT" offset="0xD04" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk1_out interface">\r
5771     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5772     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5773     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5774     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5775     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5776   </register>\r
5777   <register id="CFG_XREF_CLK2_IN" acronym="CFG_XREF_CLK2_IN" offset="0xD08" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk2_in interface">\r
5778     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5779     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5780     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5781     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5782     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5783   </register>\r
5784   <register id="CFG_XREF_CLK2_OEN" acronym="CFG_XREF_CLK2_OEN" offset="0xD0C" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk2_oen interface">\r
5785     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5786     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5787     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5788     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5789     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5790   </register>\r
5791   <register id="CFG_XREF_CLK2_OUT" acronym="CFG_XREF_CLK2_OUT" offset="0xD10" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk2_out interface">\r
5792     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5793     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5794     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5795     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5796     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5797   </register>\r
5798   <register id="CFG_XREF_CLK3_IN" acronym="CFG_XREF_CLK3_IN" offset="0xD14" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk3_in interface">\r
5799     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5800     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5801     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5802     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5803     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5804   </register>\r
5805   <register id="CFG_XREF_CLK3_OEN" acronym="CFG_XREF_CLK3_OEN" offset="0xD18" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk3_oen interface">\r
5806     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5807     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5808     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5809     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5810     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5811   </register>\r
5812   <register id="CFG_XREF_CLK3_OUT" acronym="CFG_XREF_CLK3_OUT" offset="0xD1C" width="32" description="Delay Select Value in binary coded form for cfg_xref_clk3_out interface">\r
5813     <bitfield id="RESERVED" width="14" begin="31" end="18" resetval="0x0" description="" range="" rwaccess="R"/>\r
5814     <bitfield id="SIGNATURE" width="6" begin="17" end="12" resetval="0x0" description="Write to this register will succeed only if data on these bits carries a signature of 6'h29 (6'b101001)" range="" rwaccess="RW"/>\r
5815     <bitfield id="RESERVED" width="1" begin="11" end="11" resetval="0x0" description="" range="" rwaccess="R"/>\r
5816     <bitfield id="LOCK_BIT" width="1" begin="10" end="10" resetval="0x0" description="When '1', prevents HW update to this MMR. When '0', allows HW update of this MMR." range="" rwaccess="RW"/>\r
5817     <bitfield id="BINARY_DELAY" width="10" begin="9" end="0" resetval="0x0" description="Delay Select Value in binary coded form. Indicates the number of coarse (9:5) and fine (4:0) delay elements to be used on the delay line connected to this pad." range="" rwaccess="RW"/>\r
5818   </register>\r
5819 </module>\r