Added Test Wake-Up
[i3-mote/i3-mote.git] / Basic-Test-Package / MSP432 / Test_MSP432_ClockSystem / startup_msp432p401r_ccs.c
1 /*
2  * -------------------------------------------
3  *    MSP432 DriverLib - v3_10_00_09 
4  * -------------------------------------------
5  *
6  * --COPYRIGHT--,BSD,BSD
7  * Copyright (c) 2014, Texas Instruments Incorporated
8  * All rights reserved.
9  *
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  *
14  * *  Redistributions of source code must retain the above copyright
15  *    notice, this list of conditions and the following disclaimer.
16  *
17  * *  Redistributions in binary form must reproduce the above copyright
18  *    notice, this list of conditions and the following disclaimer in the
19  *    documentation and/or other materials provided with the distribution.
20  *
21  * *  Neither the name of Texas Instruments Incorporated nor the names of
22  *    its contributors may be used to endorse or promote products derived
23  *    from this software without specific prior written permission.
24  *
25  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
26  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
27  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
28  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
29  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
30  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
31  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
32  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
33  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
34  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
35  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
36  * --/COPYRIGHT--*/
37 //*****************************************************************************
38 //
39 // Copyright (C) 2012 - 2015 Texas Instruments Incorporated - http://www.ti.com/
40 //
41 // Redistribution and use in source and binary forms, with or without
42 // modification, are permitted provided that the following conditions
43 // are met:
44 //
45 //  Redistributions of source code must retain the above copyright
46 //  notice, this list of conditions and the following disclaimer.
47 //
48 //  Redistributions in binary form must reproduce the above copyright
49 //  notice, this list of conditions and the following disclaimer in the
50 //  documentation and/or other materials provided with the
51 //  distribution.
52 //
53 //  Neither the name of Texas Instruments Incorporated nor the names of
54 //  its contributors may be used to endorse or promote products derived
55 //  from this software without specific prior written permission.
56 //
57 // THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
58 // "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
59 // LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
60 // A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
61 // OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
62 // SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
63 // LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
64 // DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
65 // THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
66 // (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
67 // OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
68 //
69 // MSP432 Family Interrupt Vector Table for CGT
70 //
71 //****************************************************************************
73 #include <stdint.h>
75 /* Forward declaration of the default fault handlers. */
76 static void resetISR(void);
77 static void nmiISR(void);
78 static void faultISR(void);
79 static void defaultISR(void);
82 /* External declaration for the reset handler that is to be called when the */
83 /* processor is started                                                     */
84 extern void _c_int00(void);
86 /* External declaration for system initialization function                  */
87 extern void SystemInit(void);
89 /* Linker variable that marks the top of the stack. */
90 extern unsigned long __STACK_END;
93 /* External declarations for the interrupt handlers used by the application. */
94 extern void SysTick_Handler(void);
95 extern void TA0_0_IRQHandler(void);
96 extern void TA1_0_IRQHandler(void);
100 /* Interrupt vector table.  Note that the proper constructs must be placed on this to  */
101 /* ensure that it ends up at physical address 0x0000.0000 or at the start of          */
102 /* the program if located at a start address other than 0.                            */
103 #pragma RETAIN(interruptVectors)
104 #pragma DATA_SECTION(interruptVectors, ".intvecs")
105 void (* const interruptVectors[])(void) =
107     (void (*)(void))((uint32_t)&__STACK_END),
108                                             /* The initial stack pointer */
109     resetISR,                               /* The reset handler         */
110     nmiISR,                                 /* The NMI handler           */
111     faultISR,                               /* The hard fault handler    */
112     defaultISR,                             /* The MPU fault handler     */
113     defaultISR,                             /* The bus fault handler     */
114     defaultISR,                             /* The usage fault handler   */
115     0,                                      /* Reserved                  */
116     0,                                      /* Reserved                  */
117     0,                                      /* Reserved                  */
118     0,                                      /* Reserved                  */
119     defaultISR,                             /* SVCall handler            */
120     defaultISR,                             /* Debug monitor handler     */
121     0,                                      /* Reserved                  */
122     defaultISR,                             /* The PendSV handler        */
123     SysTick_Handler,                        /* The SysTick handler       */
124     defaultISR,                             /* PSS ISR                   */
125     defaultISR,                             /* CS ISR                    */
126     defaultISR,                             /* PCM ISR                   */
127     defaultISR,                             /* WDT ISR                   */
128     defaultISR,                             /* FPU ISR                   */
129     defaultISR,                             /* FLCTL ISR                 */
130     defaultISR,                             /* COMP0 ISR                 */
131     defaultISR,                             /* COMP1 ISR                 */
132         TA0_0_IRQHandler,                       /* TA0_0 ISR                 */
133         defaultISR,                             /* TA0_N ISR                 */
134         TA1_0_IRQHandler,                       /* TA1_0 ISR                 */
135     defaultISR,                             /* TA1_N ISR                 */
136     defaultISR,                             /* TA2_0 ISR                 */
137     defaultISR,                             /* TA2_N ISR                 */
138     defaultISR,                             /* TA3_0 ISR                 */
139     defaultISR,                             /* TA3_N ISR                 */
140     defaultISR,                             /* EUSCIA0 ISR               */
141     defaultISR,                             /* EUSCIA1 ISR               */
142     defaultISR,                             /* EUSCIA2 ISR               */
143     defaultISR,                             /* EUSCIA3 ISR               */
144     defaultISR,                             /* EUSCIB0 ISR               */
145     defaultISR,                             /* EUSCIB1 ISR               */
146     defaultISR,                             /* EUSCIB2 ISR               */
147     defaultISR,                             /* EUSCIB3 ISR               */
148     defaultISR,                             /* ADC14 ISR                 */
149     defaultISR,                             /* T32_INT1 ISR              */
150     defaultISR,                             /* T32_INT2 ISR              */
151     defaultISR,                             /* T32_INTC ISR              */
152     defaultISR,                             /* AES ISR                   */
153     defaultISR,                             /* RTC ISR                   */
154     defaultISR,                             /* DMA_ERR ISR               */
155     defaultISR,                             /* DMA_INT3 ISR              */
156     defaultISR,                             /* DMA_INT2 ISR              */
157     defaultISR,                             /* DMA_INT1 ISR              */
158     defaultISR,                             /* DMA_INT0 ISR              */
159     defaultISR,                             /* PORT1 ISR                 */
160     defaultISR,                             /* PORT2 ISR                 */
161     defaultISR,                             /* PORT3 ISR                 */
162     defaultISR,                             /* PORT4 ISR                 */
163     defaultISR,                             /* PORT5 ISR                 */
164     defaultISR,                             /* PORT6 ISR                 */
165     defaultISR,                             /* Reserved 41               */
166     defaultISR,                             /* Reserved 42               */
167     defaultISR,                             /* Reserved 43               */
168     defaultISR,                             /* Reserved 44               */
169     defaultISR,                             /* Reserved 45               */
170     defaultISR,                             /* Reserved 46               */
171     defaultISR,                             /* Reserved 47               */
172     defaultISR,                             /* Reserved 48               */
173     defaultISR,                             /* Reserved 49               */
174     defaultISR,                             /* Reserved 50               */
175     defaultISR,                             /* Reserved 51               */
176     defaultISR,                             /* Reserved 52               */
177     defaultISR,                             /* Reserved 53               */
178     defaultISR,                             /* Reserved 54               */
179     defaultISR,                             /* Reserved 55               */
180     defaultISR,                             /* Reserved 56               */
181     defaultISR,                             /* Reserved 57               */
182     defaultISR,                             /* Reserved 58               */
183     defaultISR,                             /* Reserved 59               */
184     defaultISR,                             /* Reserved 60               */
185     defaultISR,                             /* Reserved 61               */
186     defaultISR,                             /* Reserved 62               */
187     defaultISR                              /* Reserved 63               */
188 };
191 /* This is the code that gets called when the processor first starts execution */
192 /* following a reset event.  Only the absolutely necessary set is performed,   */
193 /* after which the application supplied entry() routine is called.  Any fancy  */
194 /* actions (such as making decisions based on the reset cause register, and    */
195 /* resetting the bits in that register) are left solely in the hands of the    */
196 /* application.                                                                */
197 void resetISR(void)
199     SystemInit();
201     /* Jump to the CCS C Initialization Routine. */
202     __asm("    .global _c_int00\n"
203           "    b.w     _c_int00");
206 /* This is the code that gets called when the processor receives a NMI.  This  */
207 /* simply enters an infinite loop, preserving the system state for examination */
208 /* by a debugger.                                                              */
209 static void nmiISR(void)
211     /* Fault trap exempt from ULP advisor */
212     #pragma diag_push
213     #pragma CHECK_ULP("-2.1")
215     /* Enter an infinite loop. */
216     while(1)
217     {
218     }
220     #pragma diag_pop
224 /* This is the code that gets called when the processor receives a fault        */
225 /* interrupt.  This simply enters an infinite loop, preserving the system state */
226 /* for examination by a debugger.                                               */
227 static void faultISR(void)
229     /* Fault trap exempt from ULP advisor */
230     #pragma diag_push
231     #pragma CHECK_ULP("-2.1")
233     /* Enter an infinite loop. */
234     while(1)
235     {
236     }
238     #pragma diag_pop
242 /* This is the code that gets called when the processor receives an unexpected  */
243 /* interrupt.  This simply enters an infinite loop, preserving the system state */
244 /* for examination by a debugger.                                               */
245 static void defaultISR(void)
247     /* Fault trap exempt from ULP advisor */
248     #pragma diag_push
249     #pragma CHECK_ULP("-2.1")
251     /* Enter an infinite loop. */
252     while(1)
253     {
254     }
256     #pragma diag_pop