Remoteproc: DRA7xx: Remove MPU mapping from resource table
[ipc/ipcdev.git] / packages / ti / ipc / remoteproc / rsc_table_vayu_dsp.h
1 /*
2  * Copyright (c) 2012-2013, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
33 /*
34  *  ======== rsc_table_omap5_dsp.h ========
35  *
36  *  Define the resource table entries for all DSP cores. This will be
37  *  incorporated into corresponding base images, and used by the remoteproc
38  *  on the host-side to allocated/reserve resources.
39  *
40  */
42 #ifndef _RSC_TABLE_DSP_H_
43 #define _RSC_TABLE_DSP_H_
45 #include "rsc_types.h"
47 /* DSP Memory Map */
48 #define L4_DRA7XX_BASE          0x4A000000
50 #define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)
51 #define DSP_PERIPHERAL_L4CFG    0x4A000000
53 #define L4_PERIPHERAL_L4PER1    0x48000000
54 #define DSP_PERIPHERAL_L4PER1   0x48000000
56 #define L4_PERIPHERAL_L4PER2    0x48400000
57 #define DSP_PERIPHERAL_L4PER2   0x48400000
59 #define L4_PERIPHERAL_L4PER3    0x48800000
60 #define DSP_PERIPHERAL_L4PER3   0x48800000
62 #define L4_PERIPHERAL_L4EMU     0x54000000
63 #define DSP_PERIPHERAL_L4EMU    0x54000000
65 #define L3_PERIPHERAL_DMM       0x4E000000
66 #define DSP_PERIPHERAL_DMM      0x4E000000
68 #define L3_PERIPHERAL_ISS       0x52000000
69 #define DSP_PERIPHERAL_ISS      0x52000000
71 #define L3_TILER_MODE_0_1       0x60000000
72 #define DSP_TILER_MODE_0_1      0x60000000
74 #define L3_TILER_MODE_2         0x70000000
75 #define DSP_TILER_MODE_2        0x70000000
77 #define L3_TILER_MODE_3         0x78000000
78 #define DSP_TILER_MODE_3        0x78000000
80 #define DSP_MEM_TEXT            0x95000000
81 /* Co-locate alongside TILER region for easier flushing */
82 #define DSP_MEM_IOBUFS          0x80000000
83 #define DSP_MEM_DATA            0x95100000
84 #define DSP_MEM_HEAP            0x95200000
86 #define DSP_MEM_IPC_DATA        0x9F000000
87 #define DSP_MEM_IPC_VRING       0xA0000000
88 #define DSP_MEM_RPMSG_VRING0    0xA0000000
89 #define DSP_MEM_RPMSG_VRING1    0xA0004000
90 #define DSP_MEM_VRING_BUFS0     0xA0040000
91 #define DSP_MEM_VRING_BUFS1     0xA0080000
93 #define DSP_MEM_IPC_VRING_SIZE  SZ_1M
94 #define DSP_MEM_IPC_DATA_SIZE   SZ_1M
95 #define DSP_MEM_TEXT_SIZE       SZ_1M
96 #define DSP_MEM_DATA_SIZE       SZ_1M
97 #define DSP_MEM_HEAP_SIZE       (SZ_1M * 3)
98 #define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)
100 /*
101  * Assign fixed RAM addresses to facilitate a fixed MMU table.
102  */
103 /* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */
104 #ifdef OMAP5
105 #define PHYS_MEM_IPC_VRING      0x95000000
106 #elif defined (VAYU_DSP_1)
107 #define PHYS_MEM_IPC_VRING      0x95000000
108 #elif defined (VAYU_DSP_2)
109 #define PHYS_MEM_IPC_VRING      0x94800000
110 #else
111 #define PHYS_MEM_IPC_VRING      0x98800000
112 #endif
114 /* Need to be identical to that of IPU */
115 #define PHYS_MEM_IOBUFS         0xBA300000
117 /*
118  * Sizes of the virtqueues (expressed in number of buffers supported,
119  * and must be power of 2)
120  */
121 #define DSP_RPMSG_VQ0_SIZE      256
122 #define DSP_RPMSG_VQ1_SIZE      256
124 /* flip up bits whose indices represent features we support */
125 #define RPMSG_DSP_C0_FEATURES         1
127 struct my_resource_table {
128     struct resource_table base;
130     UInt32 offset[18];  /* Should match 'num' in actual definition */
132     /* rpmsg vdev entry */
133     struct fw_rsc_vdev rpmsg_vdev;
134     struct fw_rsc_vdev_vring rpmsg_vring0;
135     struct fw_rsc_vdev_vring rpmsg_vring1;
137     /* text carveout entry */
138     struct fw_rsc_carveout text_cout;
140     /* data carveout entry */
141     struct fw_rsc_carveout data_cout;
143     /* heap carveout entry */
144     struct fw_rsc_carveout heap_cout;
146     /* ipcdata carveout entry */
147     struct fw_rsc_carveout ipcdata_cout;
149     /* trace entry */
150     struct fw_rsc_trace trace;
152     /* devmem entry */
153     struct fw_rsc_devmem devmem0;
155     /* devmem entry */
156     struct fw_rsc_devmem devmem1;
158     /* devmem entry */
159     struct fw_rsc_devmem devmem2;
161     /* devmem entry */
162     struct fw_rsc_devmem devmem3;
164     /* devmem entry */
165     struct fw_rsc_devmem devmem4;
167     /* devmem entry */
168     struct fw_rsc_devmem devmem5;
170     /* devmem entry */
171     struct fw_rsc_devmem devmem6;
173     /* devmem entry */
174     struct fw_rsc_devmem devmem7;
176     /* devmem entry */
177     struct fw_rsc_devmem devmem8;
179     /* devmem entry */
180     struct fw_rsc_devmem devmem9;
182     /* devmem entry */
183     struct fw_rsc_devmem devmem10;
185     /* devmem entry */
186     struct fw_rsc_devmem devmem11;
187 };
189 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
191 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
192 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
194 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
195     1,      /* we're the first version that implements this */
196     18,     /* number of entries in the table */
197     0, 0,   /* reserved, must be zero */
198     /* offsets to entries */
199     {
200         offsetof(struct my_resource_table, rpmsg_vdev),
201         offsetof(struct my_resource_table, text_cout),
202         offsetof(struct my_resource_table, data_cout),
203         offsetof(struct my_resource_table, heap_cout),
204         offsetof(struct my_resource_table, ipcdata_cout),
205         offsetof(struct my_resource_table, trace),
206         offsetof(struct my_resource_table, devmem0),
207         offsetof(struct my_resource_table, devmem1),
208         offsetof(struct my_resource_table, devmem2),
209         offsetof(struct my_resource_table, devmem3),
210         offsetof(struct my_resource_table, devmem4),
211         offsetof(struct my_resource_table, devmem5),
212         offsetof(struct my_resource_table, devmem6),
213         offsetof(struct my_resource_table, devmem7),
214         offsetof(struct my_resource_table, devmem8),
215         offsetof(struct my_resource_table, devmem9),
216         offsetof(struct my_resource_table, devmem10),
217         offsetof(struct my_resource_table, devmem11),
218     },
220     /* rpmsg vdev entry */
221     {
222         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
223         RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
224         /* no config data */
225     },
226     /* the two vrings */
227     { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },
228     { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },
230     {
231         TYPE_CARVEOUT,
232         DSP_MEM_TEXT, 0,
233         DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",
234     },
236     {
237         TYPE_CARVEOUT,
238         DSP_MEM_DATA, 0,
239         DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",
240     },
242     {
243         TYPE_CARVEOUT,
244         DSP_MEM_HEAP, 0,
245         DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",
246     },
248     {
249         TYPE_CARVEOUT,
250         DSP_MEM_IPC_DATA, 0,
251         DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",
252     },
254     {
255         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",
256     },
258     {
259         TYPE_DEVMEM,
260         DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
261         DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",
262     },
264     {
265         TYPE_DEVMEM,
266         DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,
267         DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",
268     },
270     {
271         TYPE_DEVMEM,
272         DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,
273         SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",
274     },
276     {
277         TYPE_DEVMEM,
278         DSP_TILER_MODE_2, L3_TILER_MODE_2,
279         SZ_128M, 0, 0, "DSP_TILER_MODE_2",
280     },
282     {
283         TYPE_DEVMEM,
284         DSP_TILER_MODE_3, L3_TILER_MODE_3,
285         SZ_128M, 0, 0, "DSP_TILER_MODE_3",
286     },
288     {
289         TYPE_DEVMEM,
290         DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
291         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",
292     },
294     {
295         TYPE_DEVMEM,
296         DSP_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,
297         SZ_2M, 0, 0, "DSP_PERIPHERAL_L4PER1",
298     },
300     {
301         TYPE_DEVMEM,
302         DSP_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,
303         SZ_4M, 0, 0, "DSP_PERIPHERAL_L4PER2",
304     },
306     {
307         TYPE_DEVMEM,
308         DSP_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,
309         SZ_8M, 0, 0, "DSP_PERIPHERAL_L4PER3",
310     },
312     {
313         TYPE_DEVMEM,
314         DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
315         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",
316     },
318     {
319         TYPE_DEVMEM,
320         DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
321         SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",
322     },
324     {
325         TYPE_DEVMEM,
326         DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,
327         SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",
328     },
329 };
331 #endif /* _RSC_TABLE_DSP_H_ */