961a9a66df16a932dabe879e1336891715422ea5
[ipc/ipcdev.git] / packages / ti / ipc / remoteproc / rsc_table_vayu_dsp.h
1 /*
2  * Copyright (c) 2012-2013, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
33 /*
34  *  ======== rsc_table_omap5_dsp.h ========
35  *
36  *  Define the resource table entries for all DSP cores. This will be
37  *  incorporated into corresponding base images, and used by the remoteproc
38  *  on the host-side to allocated/reserve resources.
39  *
40  */
42 #ifndef _RSC_TABLE_DSP_H_
43 #define _RSC_TABLE_DSP_H_
45 #include "rsc_types.h"
47 /* DSP Memory Map */
48 #define L4_44XX_BASE            0x4A000000
50 #define L4_PERIPHERAL_L4CFG     (L4_44XX_BASE)
51 #define DSP_PERIPHERAL_L4CFG    0x4A000000
53 #define L4_PERIPHERAL_L4PER     0x48000000
54 #define DSP_PERIPHERAL_L4PER    0x48000000
56 #define L4_PERIPHERAL_L4EMU     0x54000000
57 #define DSP_PERIPHERAL_L4EMU    0x54000000
59 #define L3_PERIPHERAL_DMM       0x4E000000
60 #define DSP_PERIPHERAL_DMM      0x4E000000
62 #define L3_PERIPHERAL_ISS       0x52000000
63 #define DSP_PERIPHERAL_ISS      0x52000000
65 #define L3_TILER_MODE_0_1       0x60000000
66 #define DSP_TILER_MODE_0_1      0x60000000
68 #define L3_TILER_MODE_2         0x70000000
69 #define DSP_TILER_MODE_2        0x70000000
71 #define L3_TILER_MODE_3         0x78000000
72 #define DSP_TILER_MODE_3        0x78000000
74 #define DSP_MEM_TEXT            0x95000000
75 /* Co-locate alongside TILER region for easier flushing */
76 #define DSP_MEM_IOBUFS          0x80000000
77 #define DSP_MEM_DATA            0x95100000
78 #define DSP_MEM_HEAP            0x95200000
80 #define DSP_MEM_IPC_DATA        0x9F000000
81 #define DSP_MEM_IPC_VRING       0xA0000000
82 #define DSP_MEM_RPMSG_VRING0    0xA0000000
83 #define DSP_MEM_RPMSG_VRING1    0xA0004000
84 #define DSP_MEM_VRING_BUFS0     0xA0040000
85 #define DSP_MEM_VRING_BUFS1     0xA0080000
87 #define DSP_MEM_IPC_VRING_SIZE  SZ_1M
88 #define DSP_MEM_IPC_DATA_SIZE   SZ_1M
89 #define DSP_MEM_TEXT_SIZE       SZ_1M
90 #define DSP_MEM_DATA_SIZE       SZ_1M
91 #define DSP_MEM_HEAP_SIZE       (SZ_1M * 3)
92 #define DSP_MEM_IOBUFS_SIZE     (SZ_1M * 90)
94 /*
95  * Assign fixed RAM addresses to facilitate a fixed MMU table.
96  */
97 /* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */
98 #ifdef OMAP5
99 #define PHYS_MEM_IPC_VRING      0x95000000
100 #elif defined (VAYU_DSP_1)
101 #define PHYS_MEM_IPC_VRING      0x95000000
102 #elif defined (VAYU_DSP_2)
103 #define PHYS_MEM_IPC_VRING      0x94800000
104 #else
105 #define PHYS_MEM_IPC_VRING      0x98800000
106 #endif
108 /* Need to be identical to that of IPU */
109 #define PHYS_MEM_IOBUFS         0xBA300000
111 /*
112  * Sizes of the virtqueues (expressed in number of buffers supported,
113  * and must be power of 2)
114  */
115 #define DSP_RPMSG_VQ0_SIZE      256
116 #define DSP_RPMSG_VQ1_SIZE      256
118 /* flip up bits whose indices represent features we support */
119 #define RPMSG_DSP_C0_FEATURES         1
121 struct my_resource_table {
122     struct resource_table base;
124     UInt32 offset[16];  /* Should match 'num' in actual definition */
126     /* rpmsg vdev entry */
127     struct fw_rsc_vdev rpmsg_vdev;
128     struct fw_rsc_vdev_vring rpmsg_vring0;
129     struct fw_rsc_vdev_vring rpmsg_vring1;
131     /* text carveout entry */
132     struct fw_rsc_carveout text_cout;
134     /* data carveout entry */
135     struct fw_rsc_carveout data_cout;
137     /* heap carveout entry */
138     struct fw_rsc_carveout heap_cout;
140     /* ipcdata carveout entry */
141     struct fw_rsc_carveout ipcdata_cout;
143     /* trace entry */
144     struct fw_rsc_trace trace;
146     /* devmem entry */
147     struct fw_rsc_devmem devmem0;
149     /* devmem entry */
150     struct fw_rsc_devmem devmem1;
152     /* devmem entry */
153     struct fw_rsc_devmem devmem2;
155     /* devmem entry */
156     struct fw_rsc_devmem devmem3;
158     /* devmem entry */
159     struct fw_rsc_devmem devmem4;
161     /* devmem entry */
162     struct fw_rsc_devmem devmem5;
164     /* devmem entry */
165     struct fw_rsc_devmem devmem6;
167     /* devmem entry */
168     struct fw_rsc_devmem devmem7;
170     /* devmem entry */
171     struct fw_rsc_devmem devmem8;
173     /* devmem entry */
174     struct fw_rsc_devmem devmem9;
175 };
177 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
179 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
180 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
182 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
183     1,      /* we're the first version that implements this */
184     16,     /* number of entries in the table */
185     0, 0,   /* reserved, must be zero */
186     /* offsets to entries */
187     {
188         offsetof(struct my_resource_table, rpmsg_vdev),
189         offsetof(struct my_resource_table, text_cout),
190         offsetof(struct my_resource_table, data_cout),
191         offsetof(struct my_resource_table, heap_cout),
192         offsetof(struct my_resource_table, ipcdata_cout),
193         offsetof(struct my_resource_table, trace),
194         offsetof(struct my_resource_table, devmem0),
195         offsetof(struct my_resource_table, devmem1),
196         offsetof(struct my_resource_table, devmem2),
197         offsetof(struct my_resource_table, devmem3),
198         offsetof(struct my_resource_table, devmem4),
199         offsetof(struct my_resource_table, devmem5),
200         offsetof(struct my_resource_table, devmem6),
201         offsetof(struct my_resource_table, devmem7),
202         offsetof(struct my_resource_table, devmem8),
203         offsetof(struct my_resource_table, devmem9),
204     },
206     /* rpmsg vdev entry */
207     {
208         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
209         RPMSG_DSP_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
210         /* no config data */
211     },
212     /* the two vrings */
213     { DSP_MEM_RPMSG_VRING0, 4096, DSP_RPMSG_VQ0_SIZE, 1, 0 },
214     { DSP_MEM_RPMSG_VRING1, 4096, DSP_RPMSG_VQ1_SIZE, 2, 0 },
216     {
217         TYPE_CARVEOUT,
218         DSP_MEM_TEXT, 0,
219         DSP_MEM_TEXT_SIZE, 0, 0, "DSP_MEM_TEXT",
220     },
222     {
223         TYPE_CARVEOUT,
224         DSP_MEM_DATA, 0,
225         DSP_MEM_DATA_SIZE, 0, 0, "DSP_MEM_DATA",
226     },
228     {
229         TYPE_CARVEOUT,
230         DSP_MEM_HEAP, 0,
231         DSP_MEM_HEAP_SIZE, 0, 0, "DSP_MEM_HEAP",
232     },
234     {
235         TYPE_CARVEOUT,
236         DSP_MEM_IPC_DATA, 0,
237         DSP_MEM_IPC_DATA_SIZE, 0, 0, "DSP_MEM_IPC_DATA",
238     },
240     {
241         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:dsp",
242     },
244     {
245         TYPE_DEVMEM,
246         DSP_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
247         DSP_MEM_IPC_VRING_SIZE, 0, 0, "DSP_MEM_IPC_VRING",
248     },
250     {
251         TYPE_DEVMEM,
252         DSP_MEM_IOBUFS, PHYS_MEM_IOBUFS,
253         DSP_MEM_IOBUFS_SIZE, 0, 0, "DSP_MEM_IOBUFS",
254     },
256     {
257         TYPE_DEVMEM,
258         DSP_TILER_MODE_0_1, L3_TILER_MODE_0_1,
259         SZ_256M, 0, 0, "DSP_TILER_MODE_0_1",
260     },
262     {
263         TYPE_DEVMEM,
264         DSP_TILER_MODE_2, L3_TILER_MODE_2,
265         SZ_128M, 0, 0, "DSP_TILER_MODE_2",
266     },
268     {
269         TYPE_DEVMEM,
270         DSP_TILER_MODE_3, L3_TILER_MODE_3,
271         SZ_128M, 0, 0, "DSP_TILER_MODE_3",
272     },
274     {
275         TYPE_DEVMEM,
276         DSP_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
277         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4CFG",
278     },
280     {
281         TYPE_DEVMEM,
282         DSP_PERIPHERAL_L4PER, L4_PERIPHERAL_L4PER,
283         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4PER",
284     },
286     {
287         TYPE_DEVMEM,
288         DSP_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
289         SZ_16M, 0, 0, "DSP_PERIPHERAL_L4EMU",
290     },
292     {
293         TYPE_DEVMEM,
294         DSP_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
295         SZ_1M, 0, 0, "DSP_PERIPHERAL_DMM",
296     },
298     {
299         TYPE_DEVMEM,
300         DSP_PERIPHERAL_ISS, L3_PERIPHERAL_ISS,
301         SZ_256K, 0, 0, "DSP_PERIPHERAL_ISS",
302     },
303 };
305 #endif /* _RSC_TABLE_DSP_H_ */