Remoteproc: DRA7xx: Adjust entries to fix carveout allocation failures
[ipc/ipcdev.git] / packages / ti / ipc / remoteproc / rsc_table_vayu_ipu.h
1 /*
2  * Copyright (c) 2012-2019, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
33 /*
34  *  ======== rsc_table_vayu_ipu.h ========
35  *
36  *  Define the resource table entries for all IPU cores. This will be
37  *  incorporated into corresponding base images, and used by the remoteproc
38  *  on the host-side to allocated/reserve resources.
39  *
40  */
42 #ifndef _RSC_TABLE_VAYU_IPU_H_
43 #define _RSC_TABLE_VAYU_IPU_H_
45 #include "rsc_types.h"
47 /* IPU Memory Map */
48 #define L4_DRA7XX_BASE          0x4A000000
50 /* L4_CFG & L4_WKUP */
51 #define L4_PERIPHERAL_L4CFG     (L4_DRA7XX_BASE)
52 #define IPU_PERIPHERAL_L4CFG    0x6A000000
54 #define L4_PERIPHERAL_L4PER1    0x48000000
55 #define IPU_PERIPHERAL_L4PER1   0x68000000
57 #define L4_PERIPHERAL_L4PER2    0x48400000
58 #define IPU_PERIPHERAL_L4PER2   0x68400000
60 #define L4_PERIPHERAL_L4PER3    0x48800000
61 #define IPU_PERIPHERAL_L4PER3   0x68800000
63 #define L4_PERIPHERAL_L4EMU     0x54000000
64 #define IPU_PERIPHERAL_L4EMU    0x74000000
66 #define L3_PERIPHERAL_DMM       0x4E000000
67 #define IPU_PERIPHERAL_DMM      0x6E000000
69 #define L3_IVAHD_CONFIG         0x5A000000
70 #define IPU_IVAHD_CONFIG        0x7A000000
72 #define L3_IVAHD_SL2            0x5B000000
73 #define IPU_IVAHD_SL2           0x7B000000
75 #define L3_TILER_MODE_0_1       0x60000000
76 #define IPU_TILER_MODE_0_1      0xA0000000
78 #define L3_TILER_MODE_2         0x70000000
79 #define IPU_TILER_MODE_2        0xB0000000
81 #define L3_TILER_MODE_3         0x78000000
82 #define IPU_TILER_MODE_3        0xB8000000
83 #if defined(VAYU_IPU_1)
84 #define IPU_MEM_TEXT            0x0
85 #elif defined(VAYU_IPU_2)
86 #define IPU_MEM_TEXT0            0x0
87 #define IPU_MEM_TEXT1            0x0200000
88 #endif
90 #if defined(VAYU_IPU_1)
91 #define IPU_MEM_DATA0            0x80000000
92 #define IPU_MEM_DATA1            0x80100000
93 #elif defined(VAYU_IPU_2)
94 #define IPU_MEM_DATA0            0x80000000
95 #define IPU_MEM_DATA1            0x80800000
96 #define IPU_MEM_DATA2            0x81800000
97 #define IPU_MEM_DATA3            0x82800000
98 #endif
100 #define IPU_MEM_IPC_DATA        0x9F000000
101 #define IPU_MEM_IPC_VRING       0x60000000
102 #define IPU_MEM_RPMSG_VRING0    0x60000000
103 #define IPU_MEM_RPMSG_VRING1    0x60004000
104 #define IPU_MEM_VRING_BUFS0     0x60040000
105 #define IPU_MEM_VRING_BUFS1     0x60080000
107 #define IPU_MEM_IPC_VRING_SIZE  SZ_1M
108 #define IPU_MEM_IPC_DATA_SIZE   SZ_1M
110 #if defined(VAYU_IPU_1)
111 #define IPU_MEM_TEXT_SIZE       (SZ_1M)
112 #elif defined(VAYU_IPU_2)
113 #define IPU_MEM_TEXT0_SIZE       (SZ_1M * 2)
114 #define IPU_MEM_TEXT1_SIZE       (SZ_1M * 4)
115 #endif
117 #if defined(VAYU_IPU_1)
118 #define IPU_MEM_DATA0_SIZE       (SZ_1M * 1)
119 #define IPU_MEM_DATA1_SIZE       (SZ_1M * 4)
120 #elif defined(VAYU_IPU_2)
121 #define IPU_MEM_DATA0_SIZE       (SZ_1M * 8)
122 #define IPU_MEM_DATA1_SIZE       (SZ_1M * 16)
123 #define IPU_MEM_DATA2_SIZE       (SZ_1M * 16)
124 #define IPU_MEM_DATA3_SIZE       (SZ_1M * 8)
125 #endif
127 /*
128  * NOTE:
129  * To avoid issues with allocation failures with Linux carveout regions, need
130  * to use the RSC_CARVEOUT entries with power of 2 page order sizes and aligned
131  * on the same page order.
132  * The size and the alignment order of entries in the resource table plays a
133  * part in avoiding gaps in allocation
134  */
135 #if defined(VAYU_IPU_1)
136 #define PHYS_MEM_IPC_VRING      0x9D000000
137 #elif defined (VAYU_IPU_2)
138 #define PHYS_MEM_IPC_VRING      0x95800000
139 #endif
141 /*
142  * Sizes of the virtqueues (expressed in number of buffers supported,
143  * and must be power of 2)
144  */
145 #define IPU_RPMSG_VQ0_SIZE      256
146 #define IPU_RPMSG_VQ1_SIZE      256
148 /* flip up bits whose indices represent features we support */
149 #define RPMSG_IPU_C0_FEATURES   1
151 #if defined(VAYU_IPU_1)
152 #define NUM_RSC_ENTRIES 18
153 #elif defined (VAYU_IPU_2)
154 #define NUM_RSC_ENTRIES 21
155 #endif
157 struct my_resource_table {
158     struct resource_table base;
160     UInt32 offset[NUM_RSC_ENTRIES];  /* Should match 'num' in actual definition */
162     /* rpmsg vdev entry */
163     struct fw_rsc_vdev rpmsg_vdev;
164     struct fw_rsc_vdev_vring rpmsg_vring0;
165     struct fw_rsc_vdev_vring rpmsg_vring1;
167     /* ipcdata carveout entry */
168     struct fw_rsc_carveout ipcdata_cout;
170     /* text carveout entry */
171 #if defined(VAYU_IPU_1)
172     struct fw_rsc_carveout text_cout;
173 #elif defined (VAYU_IPU_2)
174     struct fw_rsc_carveout text0_cout;
175     struct fw_rsc_carveout text1_cout;
176 #endif
177     /* data carveout entries */
178     struct fw_rsc_carveout data0_cout;
179     struct fw_rsc_carveout data1_cout;
180 #if defined(VAYU_IPU_2)
181     struct fw_rsc_carveout data2_cout;
182     struct fw_rsc_carveout data3_cout;
183 #endif
185     /* trace entry */
186     struct fw_rsc_trace trace;
188     /* devmem entry */
189     struct fw_rsc_devmem devmem0;
191     /* devmem entry */
192     struct fw_rsc_devmem devmem1;
194     /* devmem entry */
195     struct fw_rsc_devmem devmem2;
197     /* devmem entry */
198     struct fw_rsc_devmem devmem3;
200     /* devmem entry */
201     struct fw_rsc_devmem devmem4;
203     /* devmem entry */
204     struct fw_rsc_devmem devmem5;
206     /* devmem entry */
207     struct fw_rsc_devmem devmem6;
209     /* devmem entry */
210     struct fw_rsc_devmem devmem7;
212     /* devmem entry */
213     struct fw_rsc_devmem devmem8;
215     /* devmem entry */
216     struct fw_rsc_devmem devmem9;
218     /* devmem entry */
219     struct fw_rsc_devmem devmem10;
221     /* devmem entry */
222     struct fw_rsc_devmem devmem11;
223 };
225 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
227 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
228 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
230 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
231     1,      /* we're the first version that implements this */
232     NUM_RSC_ENTRIES,     /* number of entries in the table */
233     0, 0,   /* reserved, must be zero */
234     /* offsets to entries */
235     {
236         offsetof(struct my_resource_table, rpmsg_vdev),
237         offsetof(struct my_resource_table, ipcdata_cout),
238 #if defined(VAYU_IPU_1)
239         offsetof(struct my_resource_table, text_cout),
240 #elif defined (VAYU_IPU_2)
241         offsetof(struct my_resource_table, text0_cout),
242         offsetof(struct my_resource_table, text1_cout),
243 #endif
244         offsetof(struct my_resource_table, data0_cout),
245         offsetof(struct my_resource_table, data1_cout),
246 #if defined(VAYU_IPU_2)
247         offsetof(struct my_resource_table, data2_cout),
248         offsetof(struct my_resource_table, data3_cout),
249 #endif
250         offsetof(struct my_resource_table, trace),
251         offsetof(struct my_resource_table, devmem0),
252         offsetof(struct my_resource_table, devmem1),
253         offsetof(struct my_resource_table, devmem2),
254         offsetof(struct my_resource_table, devmem3),
255         offsetof(struct my_resource_table, devmem4),
256         offsetof(struct my_resource_table, devmem5),
257         offsetof(struct my_resource_table, devmem6),
258         offsetof(struct my_resource_table, devmem7),
259         offsetof(struct my_resource_table, devmem8),
260         offsetof(struct my_resource_table, devmem9),
261         offsetof(struct my_resource_table, devmem10),
262         offsetof(struct my_resource_table, devmem11),
263     },
265     /* rpmsg vdev entry */
266     {
267         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
268         RPMSG_IPU_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
269         /* no config data */
270     },
271     /* the two vrings */
272     { IPU_MEM_RPMSG_VRING0, 4096, IPU_RPMSG_VQ0_SIZE, 1, 0 },
273     { IPU_MEM_RPMSG_VRING1, 4096, IPU_RPMSG_VQ1_SIZE, 2, 0 },
275     {
276         TYPE_CARVEOUT,
277         IPU_MEM_IPC_DATA, 0,
278         IPU_MEM_IPC_DATA_SIZE, 0, 0, "IPU_MEM_IPC_DATA",
279     },
281 #if defined(VAYU_IPU_1)
282     {
283         TYPE_CARVEOUT,
284         IPU_MEM_TEXT, 0,
285         IPU_MEM_TEXT_SIZE, 0, 0, "IPU_MEM_TEXT",
286     },
287 #elif defined (VAYU_IPU_2)
288     {
289         TYPE_CARVEOUT,
290         IPU_MEM_TEXT0, 0,
291         IPU_MEM_TEXT0_SIZE, 0, 0, "IPU_MEM_TEXT0",
292     },
294     {
295         TYPE_CARVEOUT,
296         IPU_MEM_TEXT1, 0,
297         IPU_MEM_TEXT1_SIZE, 0, 0, "IPU_MEM_TEXT1",
298     },
299 #endif
301     {
302         TYPE_CARVEOUT,
303         IPU_MEM_DATA0, 0,
304         IPU_MEM_DATA0_SIZE, 0, 0, "IPU_MEM_DATA0",
305     },
307     {
308         TYPE_CARVEOUT,
309         IPU_MEM_DATA1, 0,
310         IPU_MEM_DATA1_SIZE, 0, 0, "IPU_MEM_DATA1",
311     },
313 #if defined(VAYU_IPU_2)
314     {
315         TYPE_CARVEOUT,
316         IPU_MEM_DATA2, 0,
317         IPU_MEM_DATA2_SIZE, 0, 0, "IPU_MEM_DATA2",
318     },
320     {
321         TYPE_CARVEOUT,
322         IPU_MEM_DATA3, 0,
323         IPU_MEM_DATA3_SIZE, 0, 0, "IPU_MEM_DATA3",
324     },
325 #endif
327     {
328         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:sysm3",
329     },
331     {
332         TYPE_DEVMEM,
333         IPU_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
334         IPU_MEM_IPC_VRING_SIZE, 0, 0, "IPU_MEM_IPC_VRING",
335     },
337     {
338         TYPE_DEVMEM,
339         IPU_TILER_MODE_0_1, L3_TILER_MODE_0_1,
340         SZ_256M, 0, 0, "IPU_TILER_MODE_0_1",
341     },
343     {
344         TYPE_DEVMEM,
345         IPU_TILER_MODE_2, L3_TILER_MODE_2,
346         SZ_128M, 0, 0, "IPU_TILER_MODE_2",
347     },
349     {
350         TYPE_DEVMEM,
351         IPU_TILER_MODE_3, L3_TILER_MODE_3,
352         SZ_128M, 0, 0, "IPU_TILER_MODE_3",
353     },
355     {
356         TYPE_DEVMEM,
357         IPU_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
358         SZ_16M, 0, 0, "IPU_PERIPHERAL_L4CFG",
359     },
361     {
362         TYPE_DEVMEM,
363         IPU_PERIPHERAL_L4PER1, L4_PERIPHERAL_L4PER1,
364         SZ_2M, 0, 0, "IPU_PERIPHERAL_L4PER1",
365     },
367     {
368         TYPE_DEVMEM,
369         IPU_PERIPHERAL_L4PER2, L4_PERIPHERAL_L4PER2,
370         SZ_4M, 0, 0, "IPU_PERIPHERAL_L4PER2",
371     },
373     {
374         TYPE_DEVMEM,
375         IPU_PERIPHERAL_L4PER3, L4_PERIPHERAL_L4PER3,
376         SZ_8M, 0, 0, "IPU_PERIPHERAL_L4PER3",
377     },
379     {
380         TYPE_DEVMEM,
381         IPU_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
382         SZ_16M, 0, 0, "IPU_PERIPHERAL_L4EMU",
383     },
385     {
386         TYPE_DEVMEM,
387         IPU_IVAHD_CONFIG, L3_IVAHD_CONFIG,
388         SZ_16M, 0, 0, "IPU_IVAHD_CONFIG",
389     },
391     {
392         TYPE_DEVMEM,
393         IPU_IVAHD_SL2, L3_IVAHD_SL2,
394         SZ_16M, 0, 0, "IPU_IVAHD_SL2",
395     },
397     {
398         TYPE_DEVMEM,
399         IPU_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
400         SZ_1M, 0, 0, "IPU_PERIPHERAL_DMM",
401     },
402 };
404 #endif /* _RSC_TABLE_VAYU_IPU_H_ */