664d4d41d2c46477907213276a82bcecfb77ee5f
[ipc/ipcdev.git] / packages / ti / ipc / remoteproc / rsc_table_vayu_ipu.h
1 /*
2  * Copyright (c) 2012-2013, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
33 /*
34  *  ======== rsc_table_omap5_ipu.h ========
35  *
36  *  Define the resource table entries for all IPU cores. This will be
37  *  incorporated into corresponding base images, and used by the remoteproc
38  *  on the host-side to allocated/reserve resources.
39  *
40  */
42 #ifndef _RSC_TABLE_IPU_H_
43 #define _RSC_TABLE_IPU_H_
45 #include "rsc_types.h"
47 /* IPU Memory Map */
48 #define L4_44XX_BASE            0x4a000000
50 #define L4_PERIPHERAL_L4CFG     (L4_44XX_BASE)
51 #define IPU_PERIPHERAL_L4CFG    0x6A000000
53 #define L4_PERIPHERAL_L4PER     0x48000000
54 #define IPU_PERIPHERAL_L4PER    0x68000000
56 #define L4_PERIPHERAL_L4EMU     0x54000000
57 #define IPU_PERIPHERAL_L4EMU    0x74000000
59 #define L3_PERIPHERAL_DMM       0x4E000000
60 #define IPU_PERIPHERAL_DMM      0x6E000000
62 #define L3_IVAHD_CONFIG         0x5A000000
63 #define IPU_IVAHD_CONFIG        0x7A000000
65 #define L3_IVAHD_SL2            0x5B000000
66 #define IPU_IVAHD_SL2           0x7B000000
68 #define L3_TILER_MODE_0_1       0x60000000
69 #define IPU_TILER_MODE_0_1      0xA0000000
71 #define L3_TILER_MODE_2         0x70000000
72 #define IPU_TILER_MODE_2        0xB0000000
74 #define L3_TILER_MODE_3         0x78000000
75 #define IPU_TILER_MODE_3        0xB8000000
77 #define IPU_MEM_TEXT            0x0
78 #define IPU_MEM_DATA            0x80000000
80 #if defined(OMAP5) || defined(VAYU_IPU_1) || defined(VAYU_IPU_2)
81 #define IPU_MEM_IOBUFS          0x90000000
82 #else
83 #define IPU_MEM_IOBUFS          0x88000000
84 #endif
86 #define IPU_MEM_IPC_DATA        0x9F000000
87 #define IPU_MEM_IPC_VRING       0x60000000
88 #define IPU_MEM_RPMSG_VRING0    0x60000000
89 #define IPU_MEM_RPMSG_VRING1    0x60004000
90 #define IPU_MEM_VRING_BUFS0     0x60040000
91 #define IPU_MEM_VRING_BUFS1     0x60080000
93 #define IPU_MEM_IPC_VRING_SIZE  SZ_1M
94 #define IPU_MEM_IPC_DATA_SIZE   SZ_1M
96 #ifdef VAYU_IPU_1
97 #define IPU_MEM_TEXT_SIZE       (SZ_1M)
98 #else
99 #define IPU_MEM_TEXT_SIZE       (SZ_1M * 6)
100 #endif
102 #if defined(OMAP5) || defined(VAYU_IPU_2)
103 #define IPU_MEM_DATA_SIZE       (SZ_1M * 156)
104 #elif defined(VAYU_IPU_1)
105 #define IPU_MEM_DATA_SIZE       (SZ_1M * 5)
106 #else
107 #define IPU_MEM_DATA_SIZE       (SZ_1M * 100)
108 #endif
110 #define IPU_MEM_IOBUFS_SIZE     (SZ_1M * 90)
112 /*
113  * Assign fixed RAM addresses to facilitate a fixed MMU table.
114  * PHYS_MEM_IPC_VRING & PHYS_MEM_IPC_DATA MUST be together.
115  */
116 /* See CMA BASE addresses in Linux side: arch/arm/mach-omap2/remoteproc.c */
117 #ifdef OMAP5
118 #define PHYS_MEM_IPC_VRING      0x95800000
119 #elif defined(VAYU_IPU_1)
120 #define PHYS_MEM_IPC_VRING      0x94000000
121 #elif defined (VAYU_IPU_2)
122 #define PHYS_MEM_IPC_VRING      0x95800000
123 #else
124 #define PHYS_MEM_IPC_VRING      0x99000000
125 #endif
127 #define PHYS_MEM_IOBUFS         0xBA300000
129 /*
130  * Sizes of the virtqueues (expressed in number of buffers supported,
131  * and must be power of 2)
132  */
133 #define IPU_RPMSG_VQ0_SIZE      256
134 #define IPU_RPMSG_VQ1_SIZE      256
136 /* flip up bits whose indices represent features we support */
137 #define RPMSG_IPU_C0_FEATURES   1
139 struct my_resource_table {
140     struct resource_table base;
142     UInt32 offset[16];  /* Should match 'num' in actual definition */
144     /* rpmsg vdev entry */
145     struct fw_rsc_vdev rpmsg_vdev;
146     struct fw_rsc_vdev_vring rpmsg_vring0;
147     struct fw_rsc_vdev_vring rpmsg_vring1;
149     /* text carveout entry */
150     struct fw_rsc_carveout text_cout;
152     /* data carveout entry */
153     struct fw_rsc_carveout data_cout;
155     /* ipcdata carveout entry */
156     struct fw_rsc_carveout ipcdata_cout;
158     /* trace entry */
159     struct fw_rsc_trace trace;
161     /* devmem entry */
162     struct fw_rsc_devmem devmem0;
164     /* devmem entry */
165     struct fw_rsc_devmem devmem1;
167     /* devmem entry */
168     struct fw_rsc_devmem devmem2;
170     /* devmem entry */
171     struct fw_rsc_devmem devmem3;
173     /* devmem entry */
174     struct fw_rsc_devmem devmem4;
176     /* devmem entry */
177     struct fw_rsc_devmem devmem5;
179     /* devmem entry */
180     struct fw_rsc_devmem devmem6;
182     /* devmem entry */
183     struct fw_rsc_devmem devmem7;
185     /* devmem entry */
186     struct fw_rsc_devmem devmem8;
188     /* devmem entry */
189     struct fw_rsc_devmem devmem9;
191     /* devmem entry */
192     struct fw_rsc_devmem devmem10;
193 };
195 #define TRACEBUFADDR (UInt32)&ti_trace_SysMin_Module_State_0_outbuf__A
197 #pragma DATA_SECTION(ti_ipc_remoteproc_ResourceTable, ".resource_table")
198 #pragma DATA_ALIGN(ti_ipc_remoteproc_ResourceTable, 4096)
200 struct my_resource_table ti_ipc_remoteproc_ResourceTable = {
201     1,      /* we're the first version that implements this */
202     16,     /* number of entries in the table */
203     0, 0,   /* reserved, must be zero */
204     /* offsets to entries */
205     {
206         offsetof(struct my_resource_table, rpmsg_vdev),
207         offsetof(struct my_resource_table, text_cout),
208         offsetof(struct my_resource_table, data_cout),
209         offsetof(struct my_resource_table, ipcdata_cout),
210         offsetof(struct my_resource_table, trace),
211         offsetof(struct my_resource_table, devmem0),
212         offsetof(struct my_resource_table, devmem1),
213         offsetof(struct my_resource_table, devmem2),
214         offsetof(struct my_resource_table, devmem3),
215         offsetof(struct my_resource_table, devmem4),
216         offsetof(struct my_resource_table, devmem5),
217         offsetof(struct my_resource_table, devmem6),
218         offsetof(struct my_resource_table, devmem7),
219         offsetof(struct my_resource_table, devmem8),
220         offsetof(struct my_resource_table, devmem9),
221         offsetof(struct my_resource_table, devmem10),
222     },
224     /* rpmsg vdev entry */
225     {
226         TYPE_VDEV, VIRTIO_ID_RPMSG, 0,
227         RPMSG_IPU_C0_FEATURES, 0, 0, 0, 2, { 0, 0 },
228         /* no config data */
229     },
230     /* the two vrings */
231     { IPU_MEM_RPMSG_VRING0, 4096, IPU_RPMSG_VQ0_SIZE, 1, 0 },
232     { IPU_MEM_RPMSG_VRING1, 4096, IPU_RPMSG_VQ1_SIZE, 2, 0 },
234     {
235         TYPE_CARVEOUT,
236         IPU_MEM_TEXT, 0,
237         IPU_MEM_TEXT_SIZE, 0, 0, "IPU_MEM_TEXT",
238     },
240     {
241         TYPE_CARVEOUT,
242         IPU_MEM_DATA, 0,
243         IPU_MEM_DATA_SIZE, 0, 0, "IPU_MEM_DATA",
244     },
246     {
247         TYPE_CARVEOUT,
248         IPU_MEM_IPC_DATA, 0,
249         IPU_MEM_IPC_DATA_SIZE, 0, 0, "IPU_MEM_IPC_DATA",
250     },
252     {
253         TYPE_TRACE, TRACEBUFADDR, 0x8000, 0, "trace:sysm3",
254     },
256     {
257         TYPE_DEVMEM,
258         IPU_MEM_IPC_VRING, PHYS_MEM_IPC_VRING,
259         IPU_MEM_IPC_VRING_SIZE, 0, 0, "IPU_MEM_IPC_VRING",
260     },
262     {
263         TYPE_DEVMEM,
264         IPU_MEM_IOBUFS, PHYS_MEM_IOBUFS,
265         IPU_MEM_IOBUFS_SIZE, 0, 0, "IPU_MEM_IOBUFS",
266     },
268     {
269         TYPE_DEVMEM,
270         IPU_TILER_MODE_0_1, L3_TILER_MODE_0_1,
271         SZ_256M, 0, 0, "IPU_TILER_MODE_0_1",
272     },
274     {
275         TYPE_DEVMEM,
276         IPU_TILER_MODE_2, L3_TILER_MODE_2,
277         SZ_128M, 0, 0, "IPU_TILER_MODE_2",
278     },
280     {
281         TYPE_DEVMEM,
282         IPU_TILER_MODE_3, L3_TILER_MODE_3,
283         SZ_128M, 0, 0, "IPU_TILER_MODE_3",
284     },
286     {
287         TYPE_DEVMEM,
288         IPU_PERIPHERAL_L4CFG, L4_PERIPHERAL_L4CFG,
289         SZ_16M, 0, 0, "IPU_PERIPHERAL_L4CFG",
290     },
292     {
293         TYPE_DEVMEM,
294         IPU_PERIPHERAL_L4PER, L4_PERIPHERAL_L4PER,
295         SZ_16M, 0, 0, "IPU_PERIPHERAL_L4PER",
296     },
298     {
299         TYPE_DEVMEM,
300         IPU_PERIPHERAL_L4EMU, L4_PERIPHERAL_L4EMU,
301         SZ_16M, 0, 0, "IPU_PERIPHERAL_L4EMU",
302     },
304     {
305         TYPE_DEVMEM,
306         IPU_IVAHD_CONFIG, L3_IVAHD_CONFIG,
307         SZ_16M, 0, 0, "IPU_IVAHD_CONFIG",
308     },
310     {
311         TYPE_DEVMEM,
312         IPU_IVAHD_SL2, L3_IVAHD_SL2,
313         SZ_16M, 0, 0, "IPU_IVAHD_SL2",
314     },
316     {
317         TYPE_DEVMEM,
318         IPU_PERIPHERAL_DMM, L3_PERIPHERAL_DMM,
319         SZ_1M, 0, 0, "IPU_PERIPHERAL_DMM",
320     },
321 };
323 #endif /* _RSC_TABLE_IPU_H_ */