soc/am65x/am65x_host_info.c

   1 /*
   2  * SoC Host Info
   3  *
   4  * Copyright (C) 2019 Texas Instruments Incorporated - http://www.ti.com/
   5  *
   6  *  Redistribution and use in source and binary forms, with or without
   7  *  modification, are permitted provided that the following conditions
   8  *  are met:
   9  *
  10  *    Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  *
  13  *    Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the
  16  *    distribution.
  17  *
  18  *    Neither the name of Texas Instruments Incorporated nor the names of
  19  *    its contributors may be used to endorse or promote products derived
  20  *    from this software without specific prior written permission.
  21  *
  22  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  23  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  24  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  25  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  26  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  27  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  28  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  29  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  30  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  31  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  32  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  33  */
  34
  35 #include <tisci.h>
  36 #include <socinfo.h>
  37
  38 struct ti_sci_host_info am65x_host_info[] = {
  39         [0] = {0, "DMSC", "Secure", "Device Management and Security Control"},
  40         [1] = {3, "R5_0", "Non Secure", "Cortex R5 Context 0 on MCU island"},
  41         [2] = {4, "R5_1", "Secure", "Cortex R5 Context 1 on MCU island(Boot)"},
  42         [3] = {5, "R5_2", "Non Secure", "Cortex R5 Context 2 on MCU island"},
  43         [4] = {6, "R5_3", "Secure", "Cortex R5 Context 3 on MCU island"},
  44         [5] = {10, "A53_0", "Secure", "Cortex A53 context 0 on Main island"},
  45         [6] = {11, "A53_1", "Secure", "Cortex A53 context 1 on Main island"},
  46         [7] = {12, "A53_2", "Non Secure", "Cortex A53 context 2 on Main island"},
  47         [8] = {13, "A53_3", "Non Secure", "Cortex A53 context 3 on Main island"},
  48         [9] = {14, "A53_4", "Non Secure", "Cortex A53 context 4 on Main island"},
  49         [10] = {15, "A53_5", "Non Secure", "Cortex A53 context 5 on Main island"},
  50         [11] = {16, "A53_6", "Non Secure", "Cortex A53 context 6 on Main island"},
  51         [12] = {17, "A53_7", "Non Secure", "Cortex A53 context 7 on Main island"},
  52         [13] = {30, "GPU_0", "Non Secure", "SGX544 Context 0 on Main island"},
  53         [14] = {31, "GPU_1", "Non Secure", "SGX544 Context 1 on Main island"},
  54         [15] = {50, "ICSSG_0", "Non Secure", "ICSS Context 0 on Main island"},
  55         [16] = {51, "ICSSG_1", "Non Secure", "ICSS Context 1 on Main island"},
  56         [17] = {52, "ICSSG_2", "Non Secure", "ICSS Context 2 on Main island"},
  57 };