Misra C Fix:TDA3XX Platform specific files
authorSunil MS <x0190988@ti.com>
Fri, 10 Oct 2014 05:11:57 +0000 (10:41 +0530)
committerSunil MS <x0190988@ti.com>
Tue, 14 Oct 2014 09:21:47 +0000 (14:51 +0530)
MISRA.ASM.ENCAPS
MISRA.BITS.NOT_UNSIGNED
MISRA.BUILTIN_NUMERIC
MISRA.CVALUE.IMPL.CAST
MISRA.DECL.ARRAY_SIZE
MISRA.DEFINE.BADEXP
MISRA.EXPR.PARENS
MISRA.FUNC.NOPROT.DEF
MISRA.FUNC.UNNAMED.PARAMS
MISRA.IF.NO_COMPOUND
MISRA.IF.NO_ELSE
MISRA.INIT.BRACES
MISRA.LITERAL.UNSIGNED.SUFFIX
MISRA.VAR.UNIQUE.STATIC
Signed-off-by: Sunil MS <x0190988@ti.com>
Change-Id: I4e703937c616809e81db1d2eb50b66719f1778d3

packages/ti/sdo/edma3/drv/sample/src/platforms/sample_tda3xx_arm_int_reg.c
packages/ti/sdo/edma3/drv/sample/src/platforms/sample_tda3xx_cfg.c
packages/ti/sdo/edma3/drv/sample/src/platforms/sample_tda3xx_int_reg.c
packages/ti/sdo/edma3/rm/src/edma3resmgr.c

index d5aad08b2a90e49aaca1b8dab7f8f45708643da0..a22b6c8c0712f74349a45789d7145c0a18e46a22 100644 (file)
   */
 void (*ptrEdma3TcIsrHandler[EDMA3_MAX_TC])(uint32_t arg) =
                                                 {
-                                                (void (*)(uint32_t))&lisrEdma3TC0ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC1ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC2ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC3ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC4ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC5ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC6ErrHandler0,
-                                                (void (*)(uint32_t))&lisrEdma3TC7ErrHandler0,
+                                                &lisrEdma3TC0ErrHandler0,
+                                                &lisrEdma3TC1ErrHandler0,
+                                                &lisrEdma3TC2ErrHandler0,
+                                                &lisrEdma3TC3ErrHandler0,
+                                                &lisrEdma3TC4ErrHandler0,
+                                                &lisrEdma3TC5ErrHandler0,
+                                                &lisrEdma3TC6ErrHandler0,
+                                                &lisrEdma3TC7ErrHandler0,
                                                 };
 
-extern uint32_t ccXferCompInt[][EDMA3_MAX_REGIONS];
-extern uint32_t ccErrorInt[];
-extern uint32_t tcErrorInt[][EDMA3_MAX_TC];
-extern uint32_t numEdma3Tc[];
-extern uint32_t ccXferCompIntXbarInstNo[][EDMA3_MAX_REGIONS];
-extern uint32_t ccCompEdmaXbarIndex[][EDMA3_MAX_REGIONS];
-extern uint32_t ccErrorIntXbarInstNo[];
-extern uint32_t ccErrEdmaXbarIndex[];
-extern uint32_t tcErrorIntXbarInstNo[][EDMA3_MAX_TC];
-extern uint32_t tcErrEdmaXbarIndex[][EDMA3_MAX_TC];
+extern uint32_t ccXferCompInt[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccErrorInt[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t tcErrorInt[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
+extern uint32_t numEdma3Tc[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t ccXferCompIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccCompEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccErrorIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t ccErrEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t tcErrorIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
+extern uint32_t tcErrEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
 
 /**
  * Variables which will be used internally for referring the hardware interrupt
  * for various EDMA3 interrupts.
  */
-extern uint32_t hwIntXferComp[];
-extern uint32_t hwIntCcErr[];
-extern uint32_t hwIntTcErr[];
+extern uint32_t hwIntXferComp[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t hwIntCcErr[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t hwIntTcErr[EDMA3_MAX_EDMA3_INSTANCES];
 
 extern uint32_t dsp_num;
 /* This variable has to be used as an extern */
@@ -91,7 +91,7 @@ Hwi_Handle hwiTCErrInt[EDMA3_MAX_TC];
 
 /* External Instance Specific Configuration Structure */
 extern EDMA3_DRV_GblXbarToChanConfigParams
-                                                               sampleXbarChanInitConfig[][EDMA3_MAX_REGIONS];
+                                                               sampleXbarChanInitConfig[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
 
 typedef struct  {
     volatile Uint32 TPCC_EVTMUX[32];
@@ -123,6 +123,15 @@ EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
 
 void Edma3MemProtectionHandler(uint32_t edma3InstanceId);
 
+/**  To Register the ISRs with the underlying OS, if required. */
+void registerEdma3Interrupts (uint32_t edma3Id);
+
+/**  To Unregister the ISRs with the underlying OS, if previously registered. */
+void unregisterEdma3Interrupts (uint32_t edma3Id);
+
+EDMA3_DRV_Result sampleInitXbarEvt(EDMA3_DRV_Handle hEdma,
+                                   uint32_t edma3Id);
+
 /**  To Register the ISRs with the underlying OS, if required. */
 void registerEdma3Interrupts (uint32_t edma3Id)
     {
@@ -133,7 +142,7 @@ void registerEdma3Interrupts (uint32_t edma3Id)
      * Skip these interrupt xbar configuration.
      * if it is accessing EVE internal edma instance ie edma3id = 2 and dsp_num = 1.
      */
-    if (edma3Id != 2 && dsp_num != 1)
+    if ((edma3Id != 2U) && (dsp_num != 1U))
     {
         IntXbar_connect(ccXferCompIntXbarInstNo[edma3Id][dsp_num], ccCompEdmaXbarIndex[edma3Id][dsp_num]);
         IntXbar_connect(ccErrorIntXbarInstNo[edma3Id], ccErrEdmaXbarIndex[edma3Id]);
@@ -156,13 +165,13 @@ void registerEdma3Interrupts (uint32_t edma3Id)
     /* argument for the ISR */
     hwiParams.arg = edma3Id;
        /* set the priority ID     */
-       //hwiParams.priority = hwIntXferComp[edma3Id];
+       /* hwiParams.priority = hwIntXferComp[edma3Id]; */
 
     hwiCCXferCompInt = Hwi_create( ccXferCompInt[edma3Id][dsp_num],
                                        ((Hwi_FuncPtr)&lisrEdma3ComplHandler0),
                                        (const Hwi_Params *) (&hwiParams),
                                        &eb);
-    if (TRUE == Error_check(&eb))
+    if ((bool)TRUE == Error_check(&eb))
     {
         System_printf("HWI Create Failed\n",Error_getCode(&eb));
     }
@@ -172,14 +181,14 @@ void registerEdma3Interrupts (uint32_t edma3Id)
     /* argument for the ISR */
     hwiParams.arg = edma3Id;
        /* set the priority ID     */
-       //hwiParams.priority = hwIntCcErr[edma3Id];
+       /* hwiParams.priority = hwIntCcErr[edma3Id]; */
 
        hwiCCErrInt = Hwi_create( ccErrorInt[edma3Id],
                 ((Hwi_FuncPtr)&lisrEdma3CCErrHandler0),
                 (const Hwi_Params *) (&hwiParams),
                 &eb);
 
-    if (TRUE == Error_check(&eb))
+    if ((bool)TRUE == Error_check(&eb))
     {
         System_printf("HWI Create Failed\n",Error_getCode(&eb));
     }
@@ -191,13 +200,13 @@ void registerEdma3Interrupts (uint32_t edma3Id)
         /* argument for the ISR */
         hwiParams.arg = edma3Id;
        /* set the priority ID     */
-        //hwiParams.priority = hwIntTcErr[edma3Id];
+        /* hwiParams.priority = hwIntTcErr[edma3Id]; */
 
         hwiTCErrInt[numTc] = Hwi_create( tcErrorInt[edma3Id][numTc],
                     (ptrEdma3TcIsrHandler[numTc]),
                     (const Hwi_Params *) (&hwiParams),
                     &eb);
-        if (TRUE == Error_check(&eb))
+        if ((bool)TRUE == Error_check(&eb))
         {
             System_printf("HWI Create Failed\n",Error_getCode(&eb));
         }
@@ -219,11 +228,11 @@ void registerEdma3Interrupts (uint32_t edma3Id)
 /**  To Unregister the ISRs with the underlying OS, if previously registered. */
 void unregisterEdma3Interrupts (uint32_t edma3Id)
     {
-       static UInt32 cookie = 0;
+       static UInt32 cookiee = 0;
     uint32_t numTc = 0;
 
     /* Disabling the global interrupts */
-    cookie = Hwi_disable();
+    cookiee = Hwi_disable();
 
     Hwi_delete(&hwiCCXferCompInt);
     Hwi_delete(&hwiCCErrInt);
@@ -233,7 +242,7 @@ void unregisterEdma3Interrupts (uint32_t edma3Id)
         numTc++;
        }
     /* Restore interrupts */
-    Hwi_restore(cookie);
+    Hwi_restore(cookiee);
     }
 
 /**
@@ -289,9 +298,9 @@ EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
        if ((eventNum < EDMA3_MAX_CROSS_BAR_EVENTS_TDA3XX) &&
                (chanNum < EDMA3_NUM_TCC))
                {
-               scrRegOffset = chanNum / 2;
-               scrChanOffset = chanNum - (scrRegOffset * 2);
-               xBarEvtNum = eventNum + 1;
+               scrRegOffset = chanNum / 2U;
+               scrChanOffset = chanNum - (scrRegOffset * 2U);
+               xBarEvtNum = eventNum + 1U;
 
                switch(scrChanOffset)
                        {
@@ -299,7 +308,7 @@ EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
                                scrEvtMux->TPCC_EVTMUX[scrRegOffset] |=
                                        (xBarEvtNum & CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_0_MASK);
                                break;
-                       case 1:
+                       case 1U:
                                scrEvtMux->TPCC_EVTMUX[scrRegOffset] |=
                                        ((xBarEvtNum << CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_1_SHIFT) &
                                        (CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_1_MASK));
@@ -335,5 +344,8 @@ EDMA3_DRV_Result sampleInitXbarEvt(EDMA3_DRV_Handle hEdma,
 
 void Edma3MemProtectionHandler(uint32_t edma3InstanceId)
     {
+#ifdef EDMA3_DRV_DEBUG
+    /*  Added to fix Misra C error */
     printf("memory Protection error");
+#endif
     }
index 160a8f76fbb73eb0ab1eff6e847caa37873d0b89..9541f2351e92c1f554bfdca71a1c45b2c2f1c13b 100644 (file)
@@ -59,29 +59,47 @@ int32_t myCoreNum;
 #define CORE_ID_C0 0x0
 #define CORE_ID_C1 0x1
 
-uint16_t determineProcId()
+uint16_t isGblConfigRequired(uint32_t dspNum);
+
+int8_t*  getGlobalAddr(int8_t* addr);
+
+uint16_t determineProcId(void);
+
+uint16_t determineProcId(void)
 {
-    uint16_t regionNo = numEdma3Instances;
+    uint16_t regionNo = (uint16_t)numEdma3Instances;
 #ifdef BUILD_TDA3XX_DSP
     extern __cregister volatile uint32_t DNUM;
 #endif
 
-    myCoreNum = numDsps;
+    myCoreNum = (int32_t)numDsps;
 
 #ifdef BUILD_TDA3XX_IPU
     myCoreNum = (*(uint32_t *)(PID0_ADDRESS));
     if(myCoreNum == CORE_ID_C0)
-        regionNo = 4;
+    {
+        regionNo = 4U;
+    }
     else if (myCoreNum == CORE_ID_C1)
-        regionNo = 5;
+    {
+        regionNo = 5U;
+    }
+    else
+    {
+        /* Nothing to be done here */
+    }
 #elif defined(BUILD_TDA3XX_DSP)
-       myCoreNum = DNUM;
+       myCoreNum = (int32_t)DNUM;
        if(myCoreNum == 0)
-               regionNo = 2;
+    {
+               regionNo = 2U;
+    }
        else
-               regionNo = 3;
+    {
+               regionNo = 3U;
+    }
 #elif defined(BUILD_TDA3XX_EVE)
-    regionNo = 1;
+    regionNo = 1U;
 #endif
        return regionNo;
 }
@@ -93,7 +111,7 @@ int8_t*  getGlobalAddr(int8_t* addr)
 uint16_t isGblConfigRequired(uint32_t dspNum)
 {
     (void) dspNum;
-       return 1;
+       return 1U;
 }
 
 /* Semaphore handles */
@@ -155,28 +173,28 @@ EDMA3_OS_Sem_Handle semHandle[NUM_EDMA3_INSTANCES] = {NULL};
 #define TC1_ERROR_INT_IPU_XBAR_INST_NO                  (15U)
 
 #ifdef BUILD_TDA3XX_DSP
-#define EDMA3_CC_XFER_COMPLETION_INT                    EDMA3_CC_XFER_COMPLETION_INT_DSP
-#define EDMA3_CC_ERROR_INT                              EDMA3_CC_ERROR_INT_DSP
-#define CC_ERROR_INT_XBAR_INST_NO                       CC_ERROR_INT_DSP_XBAR_INST_NO
-#define EDMA3_TC0_ERROR_INT                             EDMA3_TC0_ERROR_INT_DSP
-#define EDMA3_TC1_ERROR_INT                             EDMA3_TC1_ERROR_INT_DSP
-#define TC0_ERROR_INT_XBAR_INST_NO                      TC0_ERROR_INT_DSP_XBAR_INST_NO
-#define TC1_ERROR_INT_XBAR_INST_NO                      TC1_ERROR_INT_DSP_XBAR_INST_NO
+#define EDMA3_CC_XFER_COMPLETION_INT                    (EDMA3_CC_XFER_COMPLETION_INT_DSP)
+#define EDMA3_CC_ERROR_INT                              (EDMA3_CC_ERROR_INT_DSP)
+#define CC_ERROR_INT_XBAR_INST_NO                       (CC_ERROR_INT_DSP_XBAR_INST_NO)
+#define EDMA3_TC0_ERROR_INT                             (EDMA3_TC0_ERROR_INT_DSP)
+#define EDMA3_TC1_ERROR_INT                             (EDMA3_TC1_ERROR_INT_DSP)
+#define TC0_ERROR_INT_XBAR_INST_NO                      (TC0_ERROR_INT_DSP_XBAR_INST_NO)
+#define TC1_ERROR_INT_XBAR_INST_NO                      (TC1_ERROR_INT_DSP_XBAR_INST_NO)
 
 #elif defined BUILD_TDA3XX_IPU
-#define EDMA3_CC_XFER_COMPLETION_INT                    EDMA3_CC_XFER_COMPLETION_INT_IPU_C0
-#define EDMA3_CC_ERROR_INT                              EDMA3_CC_ERROR_INT_IPU
-#define CC_ERROR_INT_XBAR_INST_NO                       CC_ERROR_INT_IPU_XBAR_INST_NO
-#define EDMA3_TC0_ERROR_INT                             EDMA3_TC0_ERROR_INT_IPU
-#define EDMA3_TC1_ERROR_INT                             EDMA3_TC1_ERROR_INT_IPU
-#define TC0_ERROR_INT_XBAR_INST_NO                      TC0_ERROR_INT_IPU_XBAR_INST_NO
-#define TC1_ERROR_INT_XBAR_INST_NO                      TC1_ERROR_INT_IPU_XBAR_INST_NO
+#define EDMA3_CC_XFER_COMPLETION_INT                    (EDMA3_CC_XFER_COMPLETION_INT_IPU_C0)
+#define EDMA3_CC_ERROR_INT                              (EDMA3_CC_ERROR_INT_IPU)
+#define CC_ERROR_INT_XBAR_INST_NO                       (CC_ERROR_INT_IPU_XBAR_INST_NO)
+#define EDMA3_TC0_ERROR_INT                             (EDMA3_TC0_ERROR_INT_IPU)
+#define EDMA3_TC1_ERROR_INT                             (EDMA3_TC1_ERROR_INT_IPU)
+#define TC0_ERROR_INT_XBAR_INST_NO                      (TC0_ERROR_INT_IPU_XBAR_INST_NO)
+#define TC1_ERROR_INT_XBAR_INST_NO                      (TC1_ERROR_INT_IPU_XBAR_INST_NO)
 
 #elif defined BUILD_TDA3XX_EVE
-#define EDMA3_CC_XFER_COMPLETION_INT                    EDMA3_CC_XFER_COMPLETION_INT_EVE
-#define EDMA3_CC_ERROR_INT                              EDMA3_CC_ERROR_INT_EVE
-#define EDMA3_TC0_ERROR_INT                             EDMA3_TC0_ERROR_INT_EVE
-#define EDMA3_TC1_ERROR_INT                             EDMA3_TC1_ERROR_INT_EVE
+#define EDMA3_CC_XFER_COMPLETION_INT                    (EDMA3_CC_XFER_COMPLETION_INT_EVE)
+#define EDMA3_CC_ERROR_INT                              (EDMA3_CC_ERROR_INT_EVE)
+#define EDMA3_TC0_ERROR_INT                             (EDMA3_TC0_ERROR_INT_EVE)
+#define EDMA3_TC1_ERROR_INT                             (EDMA3_TC1_ERROR_INT_EVE)
 /* For accessing EVE internal edma, there is no need to configure Xbar */
 #define CC_ERROR_INT_XBAR_INST_NO                       0U
 #define TC0_ERROR_INT_XBAR_INST_NO                      0U
@@ -188,8 +206,8 @@ EDMA3_OS_Sem_Handle semHandle[NUM_EDMA3_INSTANCES] = {NULL};
 #define CC_ERROR_INT_XBAR_INST_NO                       (0U)
 #define EDMA3_TC0_ERROR_INT                             (0U)
 #define EDMA3_TC1_ERROR_INT                             (0U)
-#define TC0_ERROR_INT_XBAR_INST_NO                      TC0_ERROR_INT_A15_XBAR_INST_NO
-#define TC1_ERROR_INT_XBAR_INST_NO                      TC1_ERROR_INT_A15_XBAR_INST_NO
+#define TC0_ERROR_INT_XBAR_INST_NO                      (TC0_ERROR_INT_A15_XBAR_INST_NO)
+#define TC1_ERROR_INT_XBAR_INST_NO                      (TC1_ERROR_INT_A15_XBAR_INST_NO)
 #endif
 
 #define EDMA3_TC2_ERROR_INT                             (0U)
@@ -287,6 +305,8 @@ EDMA3_OS_Sem_Handle semHandle[NUM_EDMA3_INSTANCES] = {NULL};
 /* Variable which will be used internally for referring number of Event Queues*/
 uint32_t numEdma3EvtQue[NUM_EDMA3_INSTANCES] =  {
                                                         EDMA3_NUM_EVTQUE,
+                                                        EDMA3_NUM_EVTQUE,
+                                                        EDMA3_NUM_EVTQUE
                                                     };
 
 /* Variable which will be used internally for referring number of TCs.        */
@@ -547,21 +567,33 @@ uint32_t hwIntTcErr[NUM_EDMA3_INSTANCES][EDMA3_MAX_REGIONS] =
         EDMA3_HWI_INT_TC0_ERR,
         EDMA3_HWI_INT_TC1_ERR,
         EDMA3_HWI_INT_TC2_ERR,
-        EDMA3_HWI_INT_TC3_ERR
+        EDMA3_HWI_INT_TC3_ERR,
+        0,
+        0,
+        0,
+        0
     },
     /* EDMA3 INSTANCE# 1 */
     {
         EDMA3_HWI_INT_TC0_ERR,
         EDMA3_HWI_INT_TC1_ERR,
         EDMA3_HWI_INT_TC2_ERR,
-        EDMA3_HWI_INT_TC3_ERR
+        EDMA3_HWI_INT_TC3_ERR,
+        0,
+        0,
+        0,
+        0
     },
     /* EDMA3 INSTANCE# 2 */
     {
         EDMA3_TC0_ERROR_INT,
         EDMA3_TC1_ERROR_INT,
         EDMA3_TC2_ERROR_INT,
-        EDMA3_TC3_ERROR_INT
+        EDMA3_TC3_ERROR_INT,
+        0,
+        0,
+        0,
+        0
     }
 };
 
@@ -2305,6 +2337,188 @@ EDMA3_DRV_InstanceInitConfig sampleInstInitConfig[NUM_EDMA3_INSTANCES][EDMA3_MAX
 EDMA3_DRV_GblXbarToChanConfigParams sampleXbarChanInitConfig[NUM_EDMA3_INSTANCES][EDMA3_MAX_REGIONS] =
 {
     /* EDMA3 INSTANCE# 0 */
+    {
+        /* Event to channel map for region 0 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 1 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 2 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 3 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 4 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 5 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 6 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 7 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+    },
+    /* EDMA3 INSTANCE# 1 */
+    {
+        /* Event to channel map for region 0 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 1 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 2 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 3 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 4 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 5 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 6 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+        /* Event to channel map for region 7 */
+        {
+            {-1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1, -1,
+            -1, -1, -1, -1, -1, -1, -1}
+        },
+    },
+    /* EDMA3 INSTANCE# 2 */
     {
         /* Event to channel map for region 0 */
         {
index 06bcaf91fc4231dc0f7f4aa7871fb32113c485fe..611a1cc2324d8e288963efc861835dcc9c82dc04 100644 (file)
@@ -60,30 +60,30 @@ void (*ptrEdma3TcIsrHandler[EDMA3_MAX_TC])(uint32_t arg) =
                                                 &lisrEdma3TC7ErrHandler0,
                                                 };
 
-extern uint32_t ccXferCompInt[][EDMA3_MAX_REGIONS];
-extern uint32_t ccErrorInt[];
-extern uint32_t tcErrorInt[][EDMA3_MAX_TC];
-extern uint32_t numEdma3Tc[];
-extern uint32_t ccXferCompIntXbarInstNo[][EDMA3_MAX_REGIONS];
-extern uint32_t ccCompEdmaXbarIndex[][EDMA3_MAX_REGIONS];
-extern uint32_t ccErrorIntXbarInstNo[];
-extern uint32_t ccErrEdmaXbarIndex[];
-extern uint32_t tcErrorIntXbarInstNo[][EDMA3_MAX_TC];
-extern uint32_t tcErrEdmaXbarIndex[][EDMA3_MAX_TC];
+extern uint32_t ccXferCompInt[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccErrorInt[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t tcErrorInt[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
+extern uint32_t numEdma3Tc[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t ccXferCompIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccCompEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
+extern uint32_t ccErrorIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t ccErrEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t tcErrorIntXbarInstNo[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
+extern uint32_t tcErrEdmaXbarIndex[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_TC];
 
 /**
  * Variables which will be used internally for referring the hardware interrupt
  * for various EDMA3 interrupts.
  */
-extern uint32_t hwIntXferComp[];
-extern uint32_t hwIntCcErr[];
-extern uint32_t hwIntTcErr[];
+extern uint32_t hwIntXferComp[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t hwIntCcErr[EDMA3_MAX_EDMA3_INSTANCES];
+extern uint32_t hwIntTcErr[EDMA3_MAX_EDMA3_INSTANCES];
 
 extern uint32_t dsp_num;
 
 /* External Instance Specific Configuration Structure */
 extern EDMA3_DRV_GblXbarToChanConfigParams
-                                                               sampleXbarChanInitConfig[][EDMA3_MAX_REGIONS];
+                                                               sampleXbarChanInitConfig[EDMA3_MAX_EDMA3_INSTANCES][EDMA3_MAX_REGIONS];
 
 typedef struct  {
     volatile Uint32 TPCC_EVTMUX[32];
@@ -114,6 +114,14 @@ EDMA3_DRV_Result sampleMapXbarEvtToChan (uint32_t eventNum,
 EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
                                   uint32_t chanNum);
 
+EDMA3_DRV_Result sampleInitXbarEvt(EDMA3_DRV_Handle hEdma,
+                                   uint32_t edma3Id);
+
+/**  To Unregister the ISRs with the underlying OS, if previously registered. */
+void unregisterEdma3Interrupts (uint32_t edma3Id);
+
+/**  To Register the ISRs with the underlying OS, if required. */
+void registerEdma3Interrupts (uint32_t edma3Id);
 
 /**  To Register the ISRs with the underlying OS, if required. */
 void registerEdma3Interrupts (uint32_t edma3Id)
@@ -136,13 +144,13 @@ void registerEdma3Interrupts (uint32_t edma3Id)
     /* Enable the Xfer Completion Event Interrupt */
     EventCombiner_dispatchPlug(ccXferCompInt[edma3Id][dsp_num],
                                                (EventCombiner_FuncPtr)(&lisrEdma3ComplHandler0),
-                               edma3Id, 1);
+                               edma3Id, (Bool)1);
     EventCombiner_enableEvent(ccXferCompInt[edma3Id][dsp_num]);
 
     /* Enable the CC Error Event Interrupt */
     EventCombiner_dispatchPlug(ccErrorInt[edma3Id],
                                                (EventCombiner_FuncPtr)(&lisrEdma3CCErrHandler0),
-                                               edma3Id, 1);
+                                               edma3Id, (Bool)1);
     EventCombiner_enableEvent(ccErrorInt[edma3Id]);
 
     /* Enable the TC Error Event Interrupt, according to the number of TCs. */
@@ -150,7 +158,7 @@ void registerEdma3Interrupts (uint32_t edma3Id)
            {
         EventCombiner_dispatchPlug(tcErrorInt[edma3Id][numTc],
                             (EventCombiner_FuncPtr)(ptrEdma3TcIsrHandler[numTc]),
-                            edma3Id, 1);
+                            edma3Id, (Bool)1);
         EventCombiner_enableEvent(tcErrorInt[edma3Id][numTc]);
         numTc++;
        }
@@ -180,11 +188,11 @@ void registerEdma3Interrupts (uint32_t edma3Id)
 /**  To Unregister the ISRs with the underlying OS, if previously registered. */
 void unregisterEdma3Interrupts (uint32_t edma3Id)
     {
-       static UInt32 cookie = 0;
+       static UInt32 cookiee = 0;
     uint32_t numTc = 0;
 
     /* Disabling the global interrupts */
-    cookie = Hwi_disable();
+    cookiee = Hwi_disable();
 
     /* Disable the Xfer Completion Event Interrupt */
        EventCombiner_disableEvent(ccXferCompInt[edma3Id][dsp_num]);
@@ -200,7 +208,7 @@ void unregisterEdma3Interrupts (uint32_t edma3Id)
        }
 
     /* Restore interrupts */
-    Hwi_restore(cookie);
+    Hwi_restore(cookiee);
     }
 
 /**
@@ -256,9 +264,9 @@ EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
        if ((eventNum < EDMA3_MAX_CROSS_BAR_EVENTS_TDA3XX) &&
                (chanNum < EDMA3_NUM_TCC))
                {
-               scrRegOffset = chanNum / 2;
-               scrChanOffset = chanNum - (scrRegOffset * 2);
-               xBarEvtNum = eventNum  + 1;
+               scrRegOffset = chanNum / 2U;
+               scrChanOffset = chanNum - (scrRegOffset * 2U);
+               xBarEvtNum = eventNum  + 1U;
 
                switch(scrChanOffset)
                        {
@@ -266,7 +274,7 @@ EDMA3_DRV_Result sampleConfigScr (uint32_t eventNum,
                                scrEvtMux->TPCC_EVTMUX[scrRegOffset] |=
                                        (xBarEvtNum & CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_0_MASK);
                                break;
-                       case 1:
+                       case 1U:
                                scrEvtMux->TPCC_EVTMUX[scrRegOffset] |=
                                        ((xBarEvtNum << CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_1_SHIFT) &
                                        (CSL_INTMUX_TPCC_EVTMUX_TPCCEVT_MUX_1_MASK));
index d8dff94e860dbb0a17271549b87bfaecc8067af0..73f6272be3e3f3c869d05a23bd4b32a12700154a 100755 (executable)
@@ -5507,7 +5507,7 @@ static void edma3CCErrHandler(const EDMA3_RM_Obj *rmObj)
             }
         if (numTCCs > 32U)
             {
-            if((pendingIrqs != 0) || (ptrEdmaccRegs->EMRH != 0))
+            if(ptrEdmaccRegs->EMRH != 0)
                {
                    pendingIrqs = 1U;
                }