Fixes to make the build work for C66x and C64x devices
[keystone-rtos/ibl.git] / src / cfg / c6455 / iblcfg.h
1 /*
2  *
3  * Copyright (C) 2010 Texas Instruments Incorporated - http://www.ti.com/ 
4  * 
5  * 
6  *  Redistribution and use in source and binary forms, with or without 
7  *  modification, are permitted provided that the following conditions 
8  *  are met:
9  *
10  *    Redistributions of source code must retain the above copyright 
11  *    notice, this list of conditions and the following disclaimer.
12  *
13  *    Redistributions in binary form must reproduce the above copyright
14  *    notice, this list of conditions and the following disclaimer in the 
15  *    documentation and/or other materials provided with the   
16  *    distribution.
17  *
18  *    Neither the name of Texas Instruments Incorporated nor the names of
19  *    its contributors may be used to endorse or promote products derived
20  *    from this software without specific prior written permission.
21  *
22  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS 
23  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT 
24  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
25  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT 
26  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, 
27  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT 
28  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
29  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
30  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT 
31  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE 
32  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
33  *
34 */
38 /**************************************************************************
39  * FILE PURPOSE: Provide build time configurations for the IBL
40  **************************************************************************
41  * FILE NAME: iblcfg.h
42  *
43  * DESCRIPTION: Build time configuration
44  *
45  * @file iblcfg.h
46  *
47  * @brief
48  *       Build time configurations for the c6455 ibl are defined
49  *
50  ***************************************************************************/
51 #ifndef IBLCFG_H
52 #define IBLCFG_H
54 /**
55  * @brief  The maximum number of UDP sockets in the system
56  */
57 #define MAX_UDP_SOCKET          3
60 /**
61  * @brief The maximum number of timers in the system
62  */
63 #define MAX_TIMER_BLOCKS        5
66 /**
67  * @brief The size in bytes of the internal stream buffer
68  */
69 #define MAX_SIZE_STREAM_BUFFER  1024
72 /**
73  * @brief The maximum number of functions supported for BIS mode
74  */
75 #define MAX_BIS_FUNCTION_SUPPORT    3
78 /**
79  * @brief No I/O sections accepted in boot table format
80  */
81 #define BOOTCONFIG_NO_BTBL_IO
83 /**
84  * @brief The I2C bus address and data address of the ibl table.
85  */
86 #define IBL_CFG_I2C_DEV_FREQ_MHZ            1000
87 #define IBL_CFG_I2C_CLK_FREQ_KHZ            100
88 #define IBL_CFG_I2C_OWN_ADDR                10
89 #define IBL_CFG_I2C_ADDR_DELAY              0x100       /* Delay between sending the address and reading data */
91 /**
92  *  @brief The default location for the i2c map information can be overridden during make
93  */
94 #ifndef IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR
95  #define IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR 0x50
96 #endif
99 #ifndef IBL_CFG_I2C_MAP_TABLE_DATA_ADDR
100  #define IBL_CFG_I2C_MAP_TABLE_DATA_ADDR     0x400
101 #endif
102  
104 /**
105  *  @brief
106  *    GPIO pin mapping 
107  */
108 #define NAND_CLE_GPIO_PIN       GPIO_8     // High: Command Cycle occuring
109 #define NAND_ALE_GPIO_PIN       GPIO_9     // High: Address input cycle oddcuring
110 #define NAND_NWE_GPIO_PIN       GPIO_10
111 #define NAND_BSY_GPIO_PIN   GPIO_11     /* NAND Ready/Busy pin */
112 #define NAND_NRE_GPIO_PIN       GPIO_12
113 #define NAND_NCE_GPIO_PIN       GPIO_13
114 #define NAND_MODE_GPIO          GPIO_14
116 /**
117  *  @brief
118  *      The standard NAND delay must be big enough to handle the highest possible
119  *      operating frequency of the device */
120 #define TARGET_NAND_STD_DELAY                           25 // In cpu cycles
121 #define NAND_WAIT_PIN_POLL_ST_DLY       (10000)
126 #endif