src/cfg/c6472/iblcfg.h

   1 /*
   2  *
   3  * Copyright (C) 2010 Texas Instruments Incorporated - http://www.ti.com/
   4  *
   5  *
   6  *  Redistribution and use in source and binary forms, with or without
   7  *  modification, are permitted provided that the following conditions
   8  *  are met:
   9  *
  10  *    Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  *
  13  *    Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the
  16  *    distribution.
  17  *
  18  *    Neither the name of Texas Instruments Incorporated nor the names of
  19  *    its contributors may be used to endorse or promote products derived
  20  *    from this software without specific prior written permission.
  21  *
  22  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  23  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  24  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  25  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  26  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  27  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  28  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  29  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  30  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  31  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  32  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  33  *
  34 */
  35
  36
  37
  38 /**************************************************************************
  39  * FILE PURPOSE: Provide build time configurations for the IBL
  40  **************************************************************************
  41  * FILE NAME: iblcfg.h
  42  *
  43  * DESCRIPTION: Build time configuration
  44  *
  45  * @file iblcfg.h
  46  *
  47  * @brief
  48  *       Build time configurations for the c6472 ibl are defined
  49  *
  50  ***************************************************************************/
  51 #ifndef IBLCFG_H
  52 #define IBLCFG_H
  53
  54 /**
  55  * @brief  The maximum number of UDP sockets in the system
  56  */
  57 #define MAX_UDP_SOCKET          3
  58
  59
  60 /**
  61  * @brief The maximum number of timers in the system
  62  */
  63 #define MAX_TIMER_BLOCKS        5
  64
  65
  66 /**
  67  * @brief The size in bytes of the internal stream buffer
  68  */
  69 #define MAX_SIZE_STREAM_BUFFER  1024
  70
  71
  72 /**
  73  * @brief The maximum number of functions supported for BIS mode
  74  */
  75 #define MAX_BIS_FUNCTION_SUPPORT    3
  76
  77
  78 /**
  79  * @brief No I/O sections accepted in boot table format
  80  */
  81 #define BOOTCONFIG_NO_BTBL_IO
  82
  83 /**
  84  * @brief Estimates of operating parameters. Actual values will be known once they are
  85  *        read from the i2c.
  86  */
  87 #define IBL_CFG_I2C_DEV_FREQ_MHZ            625
  88 #define IBL_CFG_I2C_CLK_FREQ_KHZ            100
  89 #define IBL_CFG_I2C_OWN_ADDR                10
  90 #define IBL_CFG_I2C_ADDR_DELAY              0x100       /* Delay between sending the address and reading data */
  91
  92
  93 /**
  94  *  @brief The default location for the i2c map information can be overridden during make
  95  */
  96 #ifndef IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR
  97  #define IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR 0x50
  98 #endif
  99
 100
 101 #ifndef IBL_CFG_I2C_MAP_TABLE_DATA_ADDR
 102  #define IBL_CFG_I2C_MAP_TABLE_DATA_ADDR     0x420
 103 #endif
 104
 105
 106 /**
 107  *  @brief
 108  *    GPIO pin mapping for NAND
 109  */
 110 #define NAND_CLE_GPIO_PIN       GPIO_8     // High: Command Cycle occuring
 111 #define NAND_ALE_GPIO_PIN       GPIO_9     // High: Address input cycle oddcuring
 112 #define NAND_NWE_GPIO_PIN       GPIO_10
 113 #define NAND_BSY_GPIO_PIN       GPIO_11     /* NAND Ready/Busy pin */
 114 #define NAND_NRE_GPIO_PIN       GPIO_12
 115 #define NAND_NCE_GPIO_PIN       GPIO_13
 116 #define NAND_MODE_GPIO          GPIO_14
 117
 118 /**
 119  *  @brief
 120  *      The standard NAND delay must be big enough to handle the highest possible
 121  *      operating frequency of the device */
 122 #define TARGET_NAND_STD_DELAY                           25 // In cpu cycles
 123 #define NAND_WAIT_PIN_POLL_ST_DLY       (10000)
 124
 125
 126
 127 #endif
 128
 129