]> Gitweb @ Texas Instruments - Open Source Git Repositories - git.TI.com/gitweb - keystone-rtos/ibl.git/blobdiff - src/cfg/c6474l/iblcfg.h
Merge pull request #3 in PROCESSOR-SDK/ibl from PRSDK-5675 to master
[keystone-rtos/ibl.git] / src / cfg / c6474l / iblcfg.h
old mode 100644 (file)
new mode 100755 (executable)
index 9a5054e..d0fca52
@@ -45,7 +45,7 @@
  * @file iblcfg.h
  *
  * @brief
- *      Build time configurations for the c6474 Lite ibl are defined
+ *      Build time configurations for the c6474l ibl are defined
  *
  ***************************************************************************/
 #ifndef IBLCFG_H
 /**
  * @brief The I2C bus address and data address of the ibl table.
  */
-#define IBL_I2C_DEV_FREQ_MHZ            1000
-#define IBL_I2C_CLK_FREQ_KHZ            100
-#define IBL_I2C_OWN_ADDR                10
-#define IBL_I2C_CFG_ADDR_DELAY          0x100       /* Delay between sending the address and reading data */
+#define IBL_CFG_I2C_DEV_FREQ_MHZ            1000
+#define IBL_CFG_I2C_CLK_FREQ_KHZ            100
+#define IBL_CFG_I2C_OWN_ADDR                10
+#define IBL_CFG_I2C_ADDR_DELAY              0x100       /* Delay between sending the address and reading data */
 
-#ifndef IBL_I2C_CFG_EEPROM_BUS_ADDR
- #define IBL_I2C_CFG_EEPROM_BUS_ADDR    0x50
+/**
+ *  @brief The default location for the i2c map information can be overridden during make
+ */
+#ifndef IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR
+ #define IBL_CFG_I2C_MAP_TABLE_DATA_BUS_ADDR 0x50
 #endif
 
-#define IBL_I2C_CFG_TABLE_DATA_ADDR     (0x10000 - 0x300)
+#ifndef IBL_CFG_I2C_MAP_TABLE_DATA_ADDR
+ #define IBL_CFG_I2C_MAP_TABLE_DATA_ADDR     0x100
+#endif
  
-
 /**
- * @brief No NAND support. Define the function call to be a void statement
+ *  @brief
+ *    GPIO pin mapping 
  */
-#define iblNandBoot()
+#define NAND_CLE_GPIO_PIN      GPIO_8     // High: Command Cycle occuring
+#define NAND_ALE_GPIO_PIN      GPIO_9     // High: Address input cycle oddcuring
+#define NAND_NWE_GPIO_PIN      GPIO_10
+#define NAND_BSY_GPIO_PIN      GPIO_11     /* NAND Ready/Busy pin */
+#define NAND_NRE_GPIO_PIN      GPIO_12
+#define NAND_NCE_GPIO_PIN      GPIO_13
+#define NAND_MODE_GPIO         GPIO_14
 
 /**
- * @brief No Elf support
- */
-#define iblIsElf(x)         FALSE
-#define iblBootElf(x,y)     for (;;);
-
+ *  @brief
+ *      The standard NAND delay must be big enough to handle the highest possible
+ *      operating frequency of the device */
+#define TARGET_NAND_STD_DELAY                          25 // In cpu cycles
+#define NAND_WAIT_PIN_POLL_ST_DLY      (10000)
 
 #endif