test: Update R5 linker placement for rm_pm_hal sections
[keystone-rtos/sa-lld.git] / test / SaUnitTest / j721e / linker_r5_sysbios.lds
1 /* linker options */
2 --fill_value=0
3 --stack_size=0x8000
4 --heap_size=0x40000
6 -e __VECS_ENTRY_POINT
8 MEMORY
9 {
10     R5F_TCMA_SBL_RSVD(X): ORIGIN = 0x00000000 , LENGTH = 0x100
11     RESET_VECTORS(X)    : ORIGIN = 0x41c40000 , LENGTH = 0x100  /* Bottom 256 KB used by SBL */
12     R5F_TCMB0(RWIX)     : ORIGIN = 0x41010000 , LENGTH = 0x00008000
13     /* Reserved Memory for ARM Trusted Firmware */
14     MSMC3_ARM_FW   (RWIX)   : origin=0x70000000 length=0x40000         /* 256KB */
15     /* j721e MCMS3 locations */
16     MSMC3   (RWIX)          : origin=0x70040000 length=0x7B0000        /* 8MB - 320KB */
17     /* Reserved Memory for DMSC Firmware */
18     MSMC3_DMSC_FW  (RWIX)   : origin=0x707F0000 length=0x10000         /* 64KB */
19     DDR0 (RWIX)         : ORIGIN = 0x80000000 , LENGTH = 0x80000000
20 }
22 SECTIONS
23 {
24     .vecs       : {
25         __VECS_ENTRY_POINT = .;
26     } palign(8) > RESET_VECTORS
27     .text_boot {
28         *boot.aer5f*<*boot.o*>(.text)
29      }  palign(8)   > R5F_TCMB0
30     .text:xdc_runtime_Startup_reset__I     : {} palign(8) > R5F_TCMB0
31     .text:ti_sysbios_family_arm_v7r_Cache* : {} palign(8) > R5F_TCMB0
32     .text:ti_sysbios_family_arm_MPU*       : {} palign(8) > R5F_TCMB0
34     .text       : {} palign(8)   > DDR0
35     .cinit      : {} palign(8)   > DDR0
36     .bss        : {} align(8)    > DDR0
37     .far        : {} align(8)    > DDR0
38     .const      : {} palign(8)   > DDR0
39     .data       : {} palign(128) > DDR0
40     .sysmem     : {} align(8)    > DDR0
41     .stack      : {} align(4)    > DDR0
42     .data_buffer: {} palign(128) > DDR0
43     .boardcfg_data  : {} palign(8)   > DDR0
44     .const*         : {} palign(4)   > DDR0
45     .bss*           : {} align(4)    > DDR0
46     .saSrcBuffers: {} palign(128)    > DDR0
47     .saDstBuffers: {} palign(128)    > DDR0
48     .scBufs      : {} palign(128)    > DDR0
49 }