fcde6b5b939af7787ff49c5a4a3978b682bc34e1
[opencl/llvm.git] / lib / CodeGen / SelectionDAG / SelectionDAGISel.cpp
1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This implements the SelectionDAGISel class.
11 //
12 //===----------------------------------------------------------------------===//
14 #define DEBUG_TYPE "isel"
15 #include "llvm/CodeGen/SelectionDAGISel.h"
16 #include "ScheduleDAGSDNodes.h"
17 #include "SelectionDAGBuilder.h"
18 #include "llvm/ADT/PostOrderIterator.h"
19 #include "llvm/ADT/Statistic.h"
20 #include "llvm/Analysis/AliasAnalysis.h"
21 #include "llvm/Analysis/BranchProbabilityInfo.h"
22 #include "llvm/Analysis/CFG.h"
23 #include "llvm/Analysis/TargetTransformInfo.h"
24 #include "llvm/CodeGen/FastISel.h"
25 #include "llvm/CodeGen/FunctionLoweringInfo.h"
26 #include "llvm/CodeGen/GCMetadata.h"
27 #include "llvm/CodeGen/GCStrategy.h"
28 #include "llvm/CodeGen/MachineFrameInfo.h"
29 #include "llvm/CodeGen/MachineFunction.h"
30 #include "llvm/CodeGen/MachineInstrBuilder.h"
31 #include "llvm/CodeGen/MachineModuleInfo.h"
32 #include "llvm/CodeGen/MachineRegisterInfo.h"
33 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
34 #include "llvm/CodeGen/SchedulerRegistry.h"
35 #include "llvm/CodeGen/SelectionDAG.h"
36 #include "llvm/DebugInfo.h"
37 #include "llvm/IR/Constants.h"
38 #include "llvm/IR/Function.h"
39 #include "llvm/IR/InlineAsm.h"
40 #include "llvm/IR/Instructions.h"
41 #include "llvm/IR/IntrinsicInst.h"
42 #include "llvm/IR/Intrinsics.h"
43 #include "llvm/IR/LLVMContext.h"
44 #include "llvm/IR/Module.h"
45 #include "llvm/Support/Compiler.h"
46 #include "llvm/Support/Debug.h"
47 #include "llvm/Support/ErrorHandling.h"
48 #include "llvm/Support/Timer.h"
49 #include "llvm/Support/raw_ostream.h"
50 #include "llvm/Target/TargetInstrInfo.h"
51 #include "llvm/Target/TargetIntrinsicInfo.h"
52 #include "llvm/Target/TargetLibraryInfo.h"
53 #include "llvm/Target/TargetLowering.h"
54 #include "llvm/Target/TargetMachine.h"
55 #include "llvm/Target/TargetOptions.h"
56 #include "llvm/Target/TargetRegisterInfo.h"
57 #include "llvm/Target/TargetSubtargetInfo.h"
58 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
59 #include <algorithm>
60 using namespace llvm;
62 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
63 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
64 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
65 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
66 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
67 STATISTIC(NumEntryBlocks, "Number of entry blocks encountered");
68 STATISTIC(NumFastIselFailLowerArguments,
69           "Number of entry blocks where fast isel failed to lower arguments");
71 #ifndef NDEBUG
72 static cl::opt<bool>
73 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
74           cl::desc("Enable extra verbose messages in the \"fast\" "
75                    "instruction selector"));
77   // Terminators
78 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
79 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
80 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
81 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
82 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
83 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
84 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
86   // Standard binary operators...
87 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
88 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
89 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
90 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
91 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
92 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
93 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
94 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
95 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
96 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
97 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
98 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
100   // Logical operators...
101 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
102 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
103 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
105   // Memory instructions...
106 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
107 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
108 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
109 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
110 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
111 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
112 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
114   // Convert instructions...
115 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
116 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
117 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
118 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
119 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
120 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
121 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
122 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
123 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
124 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
125 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
126 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
128   // Other instructions...
129 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
130 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
131 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
132 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
133 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
134 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
135 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
136 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
137 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
138 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
139 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
140 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
141 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
142 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
143 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
144 #endif
146 static cl::opt<bool>
147 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
148           cl::desc("Enable verbose messages in the \"fast\" "
149                    "instruction selector"));
150 static cl::opt<bool>
151 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
152           cl::desc("Enable abort calls when \"fast\" instruction selection "
153                    "fails to lower an instruction"));
154 static cl::opt<bool>
155 EnableFastISelAbortArgs("fast-isel-abort-args", cl::Hidden,
156           cl::desc("Enable abort calls when \"fast\" instruction selection "
157                    "fails to lower a formal argument"));
159 static cl::opt<bool>
160 UseMBPI("use-mbpi",
161         cl::desc("use Machine Branch Probability Info"),
162         cl::init(true), cl::Hidden);
164 #ifndef NDEBUG
165 static cl::opt<bool>
166 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
167           cl::desc("Pop up a window to show dags before the first "
168                    "dag combine pass"));
169 static cl::opt<bool>
170 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
171           cl::desc("Pop up a window to show dags before legalize types"));
172 static cl::opt<bool>
173 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
174           cl::desc("Pop up a window to show dags before legalize"));
175 static cl::opt<bool>
176 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
177           cl::desc("Pop up a window to show dags before the second "
178                    "dag combine pass"));
179 static cl::opt<bool>
180 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
181           cl::desc("Pop up a window to show dags before the post legalize types"
182                    " dag combine pass"));
183 static cl::opt<bool>
184 ViewISelDAGs("view-isel-dags", cl::Hidden,
185           cl::desc("Pop up a window to show isel dags as they are selected"));
186 static cl::opt<bool>
187 ViewSchedDAGs("view-sched-dags", cl::Hidden,
188           cl::desc("Pop up a window to show sched dags as they are processed"));
189 static cl::opt<bool>
190 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
191       cl::desc("Pop up a window to show SUnit dags after they are processed"));
192 #else
193 static const bool ViewDAGCombine1 = false,
194                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
195                   ViewDAGCombine2 = false,
196                   ViewDAGCombineLT = false,
197                   ViewISelDAGs = false, ViewSchedDAGs = false,
198                   ViewSUnitDAGs = false;
199 #endif
201 //===---------------------------------------------------------------------===//
202 ///
203 /// RegisterScheduler class - Track the registration of instruction schedulers.
204 ///
205 //===---------------------------------------------------------------------===//
206 MachinePassRegistry RegisterScheduler::Registry;
208 //===---------------------------------------------------------------------===//
209 ///
210 /// ISHeuristic command line option for instruction schedulers.
211 ///
212 //===---------------------------------------------------------------------===//
213 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
214                RegisterPassParser<RegisterScheduler> >
215 ISHeuristic("pre-RA-sched",
216             cl::init(&createDefaultScheduler),
217             cl::desc("Instruction schedulers available (before register"
218                      " allocation):"));
220 static RegisterScheduler
221 defaultListDAGScheduler("default", "Best scheduler for the target",
222                         createDefaultScheduler);
224 namespace llvm {
225   //===--------------------------------------------------------------------===//
226   /// createDefaultScheduler - This creates an instruction scheduler appropriate
227   /// for the target.
228   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
229                                              CodeGenOpt::Level OptLevel) {
230     const TargetLowering *TLI = IS->getTargetLowering();
231     const TargetSubtargetInfo &ST = IS->TM.getSubtarget<TargetSubtargetInfo>();
233     if (OptLevel == CodeGenOpt::None || ST.useMachineScheduler() ||
234         TLI->getSchedulingPreference() == Sched::Source)
235       return createSourceListDAGScheduler(IS, OptLevel);
236     if (TLI->getSchedulingPreference() == Sched::RegPressure)
237       return createBURRListDAGScheduler(IS, OptLevel);
238     if (TLI->getSchedulingPreference() == Sched::Hybrid)
239       return createHybridListDAGScheduler(IS, OptLevel);
240     if (TLI->getSchedulingPreference() == Sched::VLIW)
241       return createVLIWDAGScheduler(IS, OptLevel);
242     assert(TLI->getSchedulingPreference() == Sched::ILP &&
243            "Unknown sched type!");
244     return createILPListDAGScheduler(IS, OptLevel);
245   }
248 // EmitInstrWithCustomInserter - This method should be implemented by targets
249 // that mark instructions with the 'usesCustomInserter' flag.  These
250 // instructions are special in various ways, which require special support to
251 // insert.  The specified MachineInstr is created but not inserted into any
252 // basic blocks, and this method is called to expand it into a sequence of
253 // instructions, potentially also creating new basic blocks and control flow.
254 // When new basic blocks are inserted and the edges from MBB to its successors
255 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
256 // DenseMap.
257 MachineBasicBlock *
258 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
259                                             MachineBasicBlock *MBB) const {
260 #ifndef NDEBUG
261   dbgs() << "If a target marks an instruction with "
262           "'usesCustomInserter', it must implement "
263           "TargetLowering::EmitInstrWithCustomInserter!";
264 #endif
265   llvm_unreachable(0);
268 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
269                                                    SDNode *Node) const {
270   assert(!MI->hasPostISelHook() &&
271          "If a target marks an instruction with 'hasPostISelHook', "
272          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
275 //===----------------------------------------------------------------------===//
276 // SelectionDAGISel code
277 //===----------------------------------------------------------------------===//
279 SelectionDAGISel::SelectionDAGISel(TargetMachine &tm,
280                                    CodeGenOpt::Level OL) :
281   MachineFunctionPass(ID), TM(tm),
282   FuncInfo(new FunctionLoweringInfo(TM)),
283   CurDAG(new SelectionDAG(tm, OL)),
284   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
285   GFI(),
286   OptLevel(OL),
287   DAGSize(0) {
288     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
289     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
290     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
291     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
292   }
294 SelectionDAGISel::~SelectionDAGISel() {
295   delete SDB;
296   delete CurDAG;
297   delete FuncInfo;
300 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
301   AU.addRequired<AliasAnalysis>();
302   AU.addPreserved<AliasAnalysis>();
303   AU.addRequired<GCModuleInfo>();
304   AU.addPreserved<GCModuleInfo>();
305   AU.addRequired<TargetLibraryInfo>();
306   if (UseMBPI && OptLevel != CodeGenOpt::None)
307     AU.addRequired<BranchProbabilityInfo>();
308   MachineFunctionPass::getAnalysisUsage(AU);
311 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
312 /// may trap on it.  In this case we have to split the edge so that the path
313 /// through the predecessor block that doesn't go to the phi block doesn't
314 /// execute the possibly trapping instruction.
315 ///
316 /// This is required for correctness, so it must be done at -O0.
317 ///
318 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
319   // Loop for blocks with phi nodes.
320   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
321     PHINode *PN = dyn_cast<PHINode>(BB->begin());
322     if (PN == 0) continue;
324   ReprocessBlock:
325     // For each block with a PHI node, check to see if any of the input values
326     // are potentially trapping constant expressions.  Constant expressions are
327     // the only potentially trapping value that can occur as the argument to a
328     // PHI.
329     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
330       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
331         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
332         if (CE == 0 || !CE->canTrap()) continue;
334         // The only case we have to worry about is when the edge is critical.
335         // Since this block has a PHI Node, we assume it has multiple input
336         // edges: check to see if the pred has multiple successors.
337         BasicBlock *Pred = PN->getIncomingBlock(i);
338         if (Pred->getTerminator()->getNumSuccessors() == 1)
339           continue;
341         // Okay, we have to split this edge.
342         SplitCriticalEdge(Pred->getTerminator(),
343                           GetSuccessorNumber(Pred, BB), SDISel, true);
344         goto ReprocessBlock;
345       }
346   }
349 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
350   // Do some sanity-checking on the command-line options.
351   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
352          "-fast-isel-verbose requires -fast-isel");
353   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
354          "-fast-isel-abort requires -fast-isel");
356   const Function &Fn = *mf.getFunction();
357   const TargetInstrInfo &TII = *TM.getInstrInfo();
358   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
360   MF = &mf;
361   RegInfo = &MF->getRegInfo();
362   AA = &getAnalysis<AliasAnalysis>();
363   LibInfo = &getAnalysis<TargetLibraryInfo>();
364   TTI = getAnalysisIfAvailable<TargetTransformInfo>();
365   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
367   TargetSubtargetInfo &ST =
368     const_cast<TargetSubtargetInfo&>(TM.getSubtarget<TargetSubtargetInfo>());
369   ST.resetSubtargetFeatures(MF);
370   TM.resetTargetOptions(MF);
372   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
374   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
376   CurDAG->init(*MF, TTI);
377   FuncInfo->set(Fn, *MF);
379   if (UseMBPI && OptLevel != CodeGenOpt::None)
380     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
381   else
382     FuncInfo->BPI = 0;
384   SDB->init(GFI, *AA, LibInfo);
386   MF->setHasMSInlineAsm(false);
387   SelectAllBasicBlocks(Fn);
389   // If the first basic block in the function has live ins that need to be
390   // copied into vregs, emit the copies into the top of the block before
391   // emitting the code for the block.
392   MachineBasicBlock *EntryMBB = MF->begin();
393   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
395   DenseMap<unsigned, unsigned> LiveInMap;
396   if (!FuncInfo->ArgDbgValues.empty())
397     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
398            E = RegInfo->livein_end(); LI != E; ++LI)
399       if (LI->second)
400         LiveInMap.insert(std::make_pair(LI->first, LI->second));
402   // Insert DBG_VALUE instructions for function arguments to the entry block.
403   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
404     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
405     bool hasFI = MI->getOperand(0).isFI();
406     unsigned Reg = hasFI ? TRI.getFrameRegister(*MF) : MI->getOperand(0).getReg();
407     if (TargetRegisterInfo::isPhysicalRegister(Reg))
408       EntryMBB->insert(EntryMBB->begin(), MI);
409     else {
410       MachineInstr *Def = RegInfo->getVRegDef(Reg);
411       MachineBasicBlock::iterator InsertPos = Def;
412       // FIXME: VR def may not be in entry block.
413       Def->getParent()->insert(llvm::next(InsertPos), MI);
414     }
416     // If Reg is live-in then update debug info to track its copy in a vreg.
417     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
418     if (LDI != LiveInMap.end()) {
419       assert(!hasFI && "There's no handling of frame pointer updating here yet "
420                        "- add if needed");
421       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
422       MachineBasicBlock::iterator InsertPos = Def;
423       const MDNode *Variable =
424         MI->getOperand(MI->getNumOperands()-1).getMetadata();
425       bool IsIndirect = MI->isIndirectDebugValue();
426       unsigned Offset = IsIndirect ? MI->getOperand(1).getImm() : 0;
427       // Def is never a terminator here, so it is ok to increment InsertPos.
428       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
429               TII.get(TargetOpcode::DBG_VALUE),
430               IsIndirect,
431               LDI->second, Offset, Variable);
433       // If this vreg is directly copied into an exported register then
434       // that COPY instructions also need DBG_VALUE, if it is the only
435       // user of LDI->second.
436       MachineInstr *CopyUseMI = NULL;
437       for (MachineRegisterInfo::use_iterator
438              UI = RegInfo->use_begin(LDI->second);
439            MachineInstr *UseMI = UI.skipInstruction();) {
440         if (UseMI->isDebugValue()) continue;
441         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
442           CopyUseMI = UseMI; continue;
443         }
444         // Otherwise this is another use or second copy use.
445         CopyUseMI = NULL; break;
446       }
447       if (CopyUseMI) {
448         MachineInstr *NewMI =
449           BuildMI(*MF, CopyUseMI->getDebugLoc(),
450                   TII.get(TargetOpcode::DBG_VALUE),
451                   IsIndirect,
452                   CopyUseMI->getOperand(0).getReg(),
453                   Offset, Variable);
454         MachineBasicBlock::iterator Pos = CopyUseMI;
455         EntryMBB->insertAfter(Pos, NewMI);
456       }
457     }
458   }
460   // Determine if there are any calls in this machine function.
461   MachineFrameInfo *MFI = MF->getFrameInfo();
462   for (MachineFunction::const_iterator I = MF->begin(), E = MF->end(); I != E;
463        ++I) {
465     if (MFI->hasCalls() && MF->hasMSInlineAsm())
466       break;
468     const MachineBasicBlock *MBB = I;
469     for (MachineBasicBlock::const_iterator II = MBB->begin(), IE = MBB->end();
470          II != IE; ++II) {
471       const MCInstrDesc &MCID = TM.getInstrInfo()->get(II->getOpcode());
472       if ((MCID.isCall() && !MCID.isReturn()) ||
473           II->isStackAligningInlineAsm()) {
474         MFI->setHasCalls(true);
475       }
476       if (II->isMSInlineAsm()) {
477         MF->setHasMSInlineAsm(true);
478       }
479     }
480   }
482   // Determine if there is a call to setjmp in the machine function.
483   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
485   // Replace forward-declared registers with the registers containing
486   // the desired value.
487   MachineRegisterInfo &MRI = MF->getRegInfo();
488   for (DenseMap<unsigned, unsigned>::iterator
489        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
490        I != E; ++I) {
491     unsigned From = I->first;
492     unsigned To = I->second;
493     // If To is also scheduled to be replaced, find what its ultimate
494     // replacement is.
495     for (;;) {
496       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
497       if (J == E) break;
498       To = J->second;
499     }
500     // Make sure the new register has a sufficiently constrained register class.
501     if (TargetRegisterInfo::isVirtualRegister(From) &&
502         TargetRegisterInfo::isVirtualRegister(To))
503       MRI.constrainRegClass(To, MRI.getRegClass(From));
504     // Replace it.
505     MRI.replaceRegWith(From, To);
506   }
508   // Freeze the set of reserved registers now that MachineFrameInfo has been
509   // set up. All the information required by getReservedRegs() should be
510   // available now.
511   MRI.freezeReservedRegs(*MF);
513   // Release function-specific state. SDB and CurDAG are already cleared
514   // at this point.
515   FuncInfo->clear();
517   return true;
520 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
521                                         BasicBlock::const_iterator End,
522                                         bool &HadTailCall) {
523   // Lower all of the non-terminator instructions. If a call is emitted
524   // as a tail call, cease emitting nodes for this block. Terminators
525   // are handled below.
526   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
527     SDB->visit(*I);
529   // Make sure the root of the DAG is up-to-date.
530   CurDAG->setRoot(SDB->getControlRoot());
531   HadTailCall = SDB->HasTailCall;
532   SDB->clear();
534   // Final step, emit the lowered DAG as machine code.
535   CodeGenAndEmitDAG();
538 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
539   SmallPtrSet<SDNode*, 128> VisitedNodes;
540   SmallVector<SDNode*, 128> Worklist;
542   Worklist.push_back(CurDAG->getRoot().getNode());
544   APInt KnownZero;
545   APInt KnownOne;
547   do {
548     SDNode *N = Worklist.pop_back_val();
550     // If we've already seen this node, ignore it.
551     if (!VisitedNodes.insert(N))
552       continue;
554     // Otherwise, add all chain operands to the worklist.
555     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
556       if (N->getOperand(i).getValueType() == MVT::Other)
557         Worklist.push_back(N->getOperand(i).getNode());
559     // If this is a CopyToReg with a vreg dest, process it.
560     if (N->getOpcode() != ISD::CopyToReg)
561       continue;
563     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
564     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
565       continue;
567     // Ignore non-scalar or non-integer values.
568     SDValue Src = N->getOperand(2);
569     EVT SrcVT = Src.getValueType();
570     if (!SrcVT.isInteger() || SrcVT.isVector())
571       continue;
573     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
574     CurDAG->ComputeMaskedBits(Src, KnownZero, KnownOne);
575     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
576   } while (!Worklist.empty());
579 void SelectionDAGISel::CodeGenAndEmitDAG() {
580   std::string GroupName;
581   if (TimePassesIsEnabled)
582     GroupName = "Instruction Selection and Scheduling";
583   std::string BlockName;
584   int BlockNumber = -1;
585   (void)BlockNumber;
586 #ifdef NDEBUG
587   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
588       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
589       ViewSUnitDAGs)
590 #endif
591   {
592     BlockNumber = FuncInfo->MBB->getNumber();
593     BlockName = MF->getName().str() + ":" +
594                 FuncInfo->MBB->getBasicBlock()->getName().str();
595   }
596   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
597         << " '" << BlockName << "'\n"; CurDAG->dump());
599   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
601   // Run the DAG combiner in pre-legalize mode.
602   {
603     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
604     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
605   }
607   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
608         << " '" << BlockName << "'\n"; CurDAG->dump());
610   // Second step, hack on the DAG until it only uses operations and types that
611   // the target supports.
612   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
613                                                BlockName);
615   bool Changed;
616   {
617     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
618     Changed = CurDAG->LegalizeTypes();
619   }
621   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
622         << " '" << BlockName << "'\n"; CurDAG->dump());
624   if (Changed) {
625     if (ViewDAGCombineLT)
626       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
628     // Run the DAG combiner in post-type-legalize mode.
629     {
630       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
631                          TimePassesIsEnabled);
632       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
633     }
635     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
636           << " '" << BlockName << "'\n"; CurDAG->dump());
638   }
640   {
641     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
642     Changed = CurDAG->LegalizeVectors();
643   }
645   if (Changed) {
646     {
647       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
648       CurDAG->LegalizeTypes();
649     }
651     if (ViewDAGCombineLT)
652       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
654     // Run the DAG combiner in post-type-legalize mode.
655     {
656       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
657                          TimePassesIsEnabled);
658       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
659     }
661     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
662           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
663   }
665   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
667   {
668     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
669     CurDAG->Legalize();
670   }
672   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
673         << " '" << BlockName << "'\n"; CurDAG->dump());
675   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
677   // Run the DAG combiner in post-legalize mode.
678   {
679     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
680     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
681   }
683   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
684         << " '" << BlockName << "'\n"; CurDAG->dump());
686   if (OptLevel != CodeGenOpt::None)
687     ComputeLiveOutVRegInfo();
689   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
691   // Third, instruction select all of the operations to machine code, adding the
692   // code to the MachineBasicBlock.
693   {
694     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
695     DoInstructionSelection();
696   }
698   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
699         << " '" << BlockName << "'\n"; CurDAG->dump());
701   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
703   // Schedule machine code.
704   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
705   {
706     NamedRegionTimer T("Instruction Scheduling", GroupName,
707                        TimePassesIsEnabled);
708     Scheduler->Run(CurDAG, FuncInfo->MBB);
709   }
711   if (ViewSUnitDAGs) Scheduler->viewGraph();
713   // Emit machine code to BB.  This can change 'BB' to the last block being
714   // inserted into.
715   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
716   {
717     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
719     // FuncInfo->InsertPt is passed by reference and set to the end of the
720     // scheduled instructions.
721     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
722   }
724   // If the block was split, make sure we update any references that are used to
725   // update PHI nodes later on.
726   if (FirstMBB != LastMBB)
727     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
729   // Free the scheduler state.
730   {
731     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
732                        TimePassesIsEnabled);
733     delete Scheduler;
734   }
736   // Free the SelectionDAG state, now that we're finished with it.
737   CurDAG->clear();
740 namespace {
741 /// ISelUpdater - helper class to handle updates of the instruction selection
742 /// graph.
743 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
744   SelectionDAG::allnodes_iterator &ISelPosition;
745 public:
746   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
747     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
749   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
750   /// deleted is the current ISelPosition node, update ISelPosition.
751   ///
752   virtual void NodeDeleted(SDNode *N, SDNode *E) {
753     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
754       ++ISelPosition;
755   }
756 };
757 } // end anonymous namespace
759 void SelectionDAGISel::DoInstructionSelection() {
760   DEBUG(dbgs() << "===== Instruction selection begins: BB#"
761         << FuncInfo->MBB->getNumber()
762         << " '" << FuncInfo->MBB->getName() << "'\n");
764   PreprocessISelDAG();
766   // Select target instructions for the DAG.
767   {
768     // Number all nodes with a topological order and set DAGSize.
769     DAGSize = CurDAG->AssignTopologicalOrder();
771     // Create a dummy node (which is not added to allnodes), that adds
772     // a reference to the root node, preventing it from being deleted,
773     // and tracking any changes of the root.
774     HandleSDNode Dummy(CurDAG->getRoot());
775     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
776     ++ISelPosition;
778     // Make sure that ISelPosition gets properly updated when nodes are deleted
779     // in calls made from this function.
780     ISelUpdater ISU(*CurDAG, ISelPosition);
782     // The AllNodes list is now topological-sorted. Visit the
783     // nodes by starting at the end of the list (the root of the
784     // graph) and preceding back toward the beginning (the entry
785     // node).
786     while (ISelPosition != CurDAG->allnodes_begin()) {
787       SDNode *Node = --ISelPosition;
788       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
789       // but there are currently some corner cases that it misses. Also, this
790       // makes it theoretically possible to disable the DAGCombiner.
791       if (Node->use_empty())
792         continue;
794       SDNode *ResNode = Select(Node);
796       // FIXME: This is pretty gross.  'Select' should be changed to not return
797       // anything at all and this code should be nuked with a tactical strike.
799       // If node should not be replaced, continue with the next one.
800       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
801         continue;
802       // Replace node.
803       if (ResNode) {
804         ReplaceUses(Node, ResNode);
805       }
807       // If after the replacement this node is not used any more,
808       // remove this dead node.
809       if (Node->use_empty()) // Don't delete EntryToken, etc.
810         CurDAG->RemoveDeadNode(Node);
811     }
813     CurDAG->setRoot(Dummy.getValue());
814   }
816   DEBUG(dbgs() << "===== Instruction selection ends:\n");
818   PostprocessISelDAG();
821 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
822 /// do other setup for EH landing-pad blocks.
823 void SelectionDAGISel::PrepareEHLandingPad() {
824   MachineBasicBlock *MBB = FuncInfo->MBB;
826   // Add a label to mark the beginning of the landing pad.  Deletion of the
827   // landing pad can thus be detected via the MachineModuleInfo.
828   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
830   // Assign the call site to the landing pad's begin label.
831   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
833   const MCInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
834   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
835     .addSym(Label);
837   // Mark exception register as live in.
838   const TargetLowering *TLI = getTargetLowering();
839   const TargetRegisterClass *PtrRC = TLI->getRegClassFor(TLI->getPointerTy());
840   if (unsigned Reg = TLI->getExceptionPointerRegister())
841     FuncInfo->ExceptionPointerVirtReg = MBB->addLiveIn(Reg, PtrRC);
843   // Mark exception selector register as live in.
844   if (unsigned Reg = TLI->getExceptionSelectorRegister())
845     FuncInfo->ExceptionSelectorVirtReg = MBB->addLiveIn(Reg, PtrRC);
848 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
849 /// side-effect free and is either dead or folded into a generated instruction.
850 /// Return false if it needs to be emitted.
851 static bool isFoldedOrDeadInstruction(const Instruction *I,
852                                       FunctionLoweringInfo *FuncInfo) {
853   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
854          !isa<TerminatorInst>(I) && // Terminators aren't folded.
855          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
856          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
857          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
860 #ifndef NDEBUG
861 // Collect per Instruction statistics for fast-isel misses.  Only those
862 // instructions that cause the bail are accounted for.  It does not account for
863 // instructions higher in the block.  Thus, summing the per instructions stats
864 // will not add up to what is reported by NumFastIselFailures.
865 static void collectFailStats(const Instruction *I) {
866   switch (I->getOpcode()) {
867   default: assert (0 && "<Invalid operator> ");
869   // Terminators
870   case Instruction::Ret:         NumFastIselFailRet++; return;
871   case Instruction::Br:          NumFastIselFailBr++; return;
872   case Instruction::Switch:      NumFastIselFailSwitch++; return;
873   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
874   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
875   case Instruction::Resume:      NumFastIselFailResume++; return;
876   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
878   // Standard binary operators...
879   case Instruction::Add:  NumFastIselFailAdd++; return;
880   case Instruction::FAdd: NumFastIselFailFAdd++; return;
881   case Instruction::Sub:  NumFastIselFailSub++; return;
882   case Instruction::FSub: NumFastIselFailFSub++; return;
883   case Instruction::Mul:  NumFastIselFailMul++; return;
884   case Instruction::FMul: NumFastIselFailFMul++; return;
885   case Instruction::UDiv: NumFastIselFailUDiv++; return;
886   case Instruction::SDiv: NumFastIselFailSDiv++; return;
887   case Instruction::FDiv: NumFastIselFailFDiv++; return;
888   case Instruction::URem: NumFastIselFailURem++; return;
889   case Instruction::SRem: NumFastIselFailSRem++; return;
890   case Instruction::FRem: NumFastIselFailFRem++; return;
892   // Logical operators...
893   case Instruction::And: NumFastIselFailAnd++; return;
894   case Instruction::Or:  NumFastIselFailOr++; return;
895   case Instruction::Xor: NumFastIselFailXor++; return;
897   // Memory instructions...
898   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
899   case Instruction::Load:          NumFastIselFailLoad++; return;
900   case Instruction::Store:         NumFastIselFailStore++; return;
901   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
902   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
903   case Instruction::Fence:         NumFastIselFailFence++; return;
904   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
906   // Convert instructions...
907   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
908   case Instruction::ZExt:     NumFastIselFailZExt++; return;
909   case Instruction::SExt:     NumFastIselFailSExt++; return;
910   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
911   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
912   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
913   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
914   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
915   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
916   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
917   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
918   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
920   // Other instructions...
921   case Instruction::ICmp:           NumFastIselFailICmp++; return;
922   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
923   case Instruction::PHI:            NumFastIselFailPHI++; return;
924   case Instruction::Select:         NumFastIselFailSelect++; return;
925   case Instruction::Call:           NumFastIselFailCall++; return;
926   case Instruction::Shl:            NumFastIselFailShl++; return;
927   case Instruction::LShr:           NumFastIselFailLShr++; return;
928   case Instruction::AShr:           NumFastIselFailAShr++; return;
929   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
930   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
931   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
932   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
933   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
934   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
935   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
936   }
938 #endif
940 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
941   // Initialize the Fast-ISel state, if needed.
942   FastISel *FastIS = 0;
943   if (TM.Options.EnableFastISel)
944     FastIS = getTargetLowering()->createFastISel(*FuncInfo, LibInfo);
946   // Iterate over all basic blocks in the function.
947   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
948   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
949        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
950     const BasicBlock *LLVMBB = *I;
952     if (OptLevel != CodeGenOpt::None) {
953       bool AllPredsVisited = true;
954       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
955            PI != PE; ++PI) {
956         if (!FuncInfo->VisitedBBs.count(*PI)) {
957           AllPredsVisited = false;
958           break;
959         }
960       }
962       if (AllPredsVisited) {
963         for (BasicBlock::const_iterator I = LLVMBB->begin();
964              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
965           FuncInfo->ComputePHILiveOutRegInfo(PN);
966       } else {
967         for (BasicBlock::const_iterator I = LLVMBB->begin();
968              const PHINode *PN = dyn_cast<PHINode>(I); ++I)
969           FuncInfo->InvalidatePHILiveOutRegInfo(PN);
970       }
972       FuncInfo->VisitedBBs.insert(LLVMBB);
973     }
975     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
976     BasicBlock::const_iterator const End = LLVMBB->end();
977     BasicBlock::const_iterator BI = End;
979     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
980     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
982     // Setup an EH landing-pad block.
983     FuncInfo->ExceptionPointerVirtReg = 0;
984     FuncInfo->ExceptionSelectorVirtReg = 0;
985     if (FuncInfo->MBB->isLandingPad())
986       PrepareEHLandingPad();
988     // Before doing SelectionDAG ISel, see if FastISel has been requested.
989     if (FastIS) {
990       FastIS->startNewBlock();
992       // Emit code for any incoming arguments. This must happen before
993       // beginning FastISel on the entry block.
994       if (LLVMBB == &Fn.getEntryBlock()) {
995         ++NumEntryBlocks;
997         // Lower any arguments needed in this block if this is the entry block.
998         if (!FastIS->LowerArguments()) {
999           // Fast isel failed to lower these arguments
1000           ++NumFastIselFailLowerArguments;
1001           if (EnableFastISelAbortArgs)
1002             llvm_unreachable("FastISel didn't lower all arguments");
1004           // Use SelectionDAG argument lowering
1005           LowerArguments(Fn);
1006           CurDAG->setRoot(SDB->getControlRoot());
1007           SDB->clear();
1008           CodeGenAndEmitDAG();
1009         }
1011         // If we inserted any instructions at the beginning, make a note of
1012         // where they are, so we can be sure to emit subsequent instructions
1013         // after them.
1014         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1015           FastIS->setLastLocalValue(llvm::prior(FuncInfo->InsertPt));
1016         else
1017           FastIS->setLastLocalValue(0);
1018       }
1020       unsigned NumFastIselRemaining = std::distance(Begin, End);
1021       // Do FastISel on as many instructions as possible.
1022       for (; BI != Begin; --BI) {
1023         const Instruction *Inst = llvm::prior(BI);
1025         // If we no longer require this instruction, skip it.
1026         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1027           --NumFastIselRemaining;
1028           continue;
1029         }
1031         // Bottom-up: reset the insert pos at the top, after any local-value
1032         // instructions.
1033         FastIS->recomputeInsertPt();
1035         // Try to select the instruction with FastISel.
1036         if (FastIS->SelectInstruction(Inst)) {
1037           --NumFastIselRemaining;
1038           ++NumFastIselSuccess;
1039           // If fast isel succeeded, skip over all the folded instructions, and
1040           // then see if there is a load right before the selected instructions.
1041           // Try to fold the load if so.
1042           const Instruction *BeforeInst = Inst;
1043           while (BeforeInst != Begin) {
1044             BeforeInst = llvm::prior(BasicBlock::const_iterator(BeforeInst));
1045             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1046               break;
1047           }
1048           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1049               BeforeInst->hasOneUse() &&
1050               FastIS->tryToFoldLoad(cast<LoadInst>(BeforeInst), Inst)) {
1051             // If we succeeded, don't re-select the load.
1052             BI = llvm::next(BasicBlock::const_iterator(BeforeInst));
1053             --NumFastIselRemaining;
1054             ++NumFastIselSuccess;
1055           }
1056           continue;
1057         }
1059 #ifndef NDEBUG
1060         if (EnableFastISelVerbose2)
1061           collectFailStats(Inst);
1062 #endif
1064         // Then handle certain instructions as single-LLVM-Instruction blocks.
1065         if (isa<CallInst>(Inst)) {
1067           if (EnableFastISelVerbose || EnableFastISelAbort) {
1068             dbgs() << "FastISel missed call: ";
1069             Inst->dump();
1070           }
1072           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1073             unsigned &R = FuncInfo->ValueMap[Inst];
1074             if (!R)
1075               R = FuncInfo->CreateRegs(Inst->getType());
1076           }
1078           bool HadTailCall = false;
1079           MachineBasicBlock::iterator SavedInsertPt = FuncInfo->InsertPt;
1080           SelectBasicBlock(Inst, BI, HadTailCall);
1082           // If the call was emitted as a tail call, we're done with the block.
1083           // We also need to delete any previously emitted instructions.
1084           if (HadTailCall) {
1085             FastIS->removeDeadCode(SavedInsertPt, FuncInfo->MBB->end());
1086             --BI;
1087             break;
1088           }
1090           // Recompute NumFastIselRemaining as Selection DAG instruction
1091           // selection may have handled the call, input args, etc.
1092           unsigned RemainingNow = std::distance(Begin, BI);
1093           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1094           NumFastIselRemaining = RemainingNow;
1095           continue;
1096         }
1098         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1099           // Don't abort, and use a different message for terminator misses.
1100           NumFastIselFailures += NumFastIselRemaining;
1101           if (EnableFastISelVerbose || EnableFastISelAbort) {
1102             dbgs() << "FastISel missed terminator: ";
1103             Inst->dump();
1104           }
1105         } else {
1106           NumFastIselFailures += NumFastIselRemaining;
1107           if (EnableFastISelVerbose || EnableFastISelAbort) {
1108             dbgs() << "FastISel miss: ";
1109             Inst->dump();
1110           }
1111           if (EnableFastISelAbort)
1112             // The "fast" selector couldn't handle something and bailed.
1113             // For the purpose of debugging, just abort.
1114             llvm_unreachable("FastISel didn't select the entire block");
1115         }
1116         break;
1117       }
1119       FastIS->recomputeInsertPt();
1120     } else {
1121       // Lower any arguments needed in this block if this is the entry block.
1122       if (LLVMBB == &Fn.getEntryBlock()) {
1123         ++NumEntryBlocks;
1124         LowerArguments(Fn);
1125       }
1126     }
1128     if (Begin != BI)
1129       ++NumDAGBlocks;
1130     else
1131       ++NumFastIselBlocks;
1133     if (Begin != BI) {
1134       // Run SelectionDAG instruction selection on the remainder of the block
1135       // not handled by FastISel. If FastISel is not run, this is the entire
1136       // block.
1137       bool HadTailCall;
1138       SelectBasicBlock(Begin, BI, HadTailCall);
1139     }
1141     FinishBasicBlock();
1142     FuncInfo->PHINodesToUpdate.clear();
1143   }
1145   delete FastIS;
1146   SDB->clearDanglingDebugInfo();
1147   SDB->SPDescriptor.resetPerFunctionState();
1150 /// Given that the input MI is before a partial terminator sequence TSeq, return
1151 /// true if M + TSeq also a partial terminator sequence.
1152 ///
1153 /// A Terminator sequence is a sequence of MachineInstrs which at this point in
1154 /// lowering copy vregs into physical registers, which are then passed into
1155 /// terminator instructors so we can satisfy ABI constraints. A partial
1156 /// terminator sequence is an improper subset of a terminator sequence (i.e. it
1157 /// may be the whole terminator sequence).
1158 static bool MIIsInTerminatorSequence(const MachineInstr *MI) {
1159   // If we do not have a copy or an implicit def, we return true if and only if
1160   // MI is a debug value.
1161   if (!MI->isCopy() && !MI->isImplicitDef())
1162     // Sometimes DBG_VALUE MI sneak in between the copies from the vregs to the
1163     // physical registers if there is debug info associated with the terminator
1164     // of our mbb. We want to include said debug info in our terminator
1165     // sequence, so we return true in that case.
1166     return MI->isDebugValue();
1168   // We have left the terminator sequence if we are not doing one of the
1169   // following:
1170   //
1171   // 1. Copying a vreg into a physical register.
1172   // 2. Copying a vreg into a vreg.
1173   // 3. Defining a register via an implicit def.
1175   // OPI should always be a register definition...
1176   MachineInstr::const_mop_iterator OPI = MI->operands_begin();
1177   if (!OPI->isReg() || !OPI->isDef())
1178     return false;
1180   // Defining any register via an implicit def is always ok.
1181   if (MI->isImplicitDef())
1182     return true;
1184   // Grab the copy source...
1185   MachineInstr::const_mop_iterator OPI2 = OPI;
1186   ++OPI2;
1187   assert(OPI2 != MI->operands_end()
1188          && "Should have a copy implying we should have 2 arguments.");
1190   // Make sure that the copy dest is not a vreg when the copy source is a
1191   // physical register.
1192   if (!OPI2->isReg() ||
1193       (!TargetRegisterInfo::isPhysicalRegister(OPI->getReg()) &&
1194        TargetRegisterInfo::isPhysicalRegister(OPI2->getReg())))
1195     return false;
1197   return true;
1200 /// Find the split point at which to splice the end of BB into its success stack
1201 /// protector check machine basic block.
1202 ///
1203 /// On many platforms, due to ABI constraints, terminators, even before register
1204 /// allocation, use physical registers. This creates an issue for us since
1205 /// physical registers at this point can not travel across basic
1206 /// blocks. Luckily, selectiondag always moves physical registers into vregs
1207 /// when they enter functions and moves them through a sequence of copies back
1208 /// into the physical registers right before the terminator creating a
1209 /// ``Terminator Sequence''. This function is searching for the beginning of the
1210 /// terminator sequence so that we can ensure that we splice off not just the
1211 /// terminator, but additionally the copies that move the vregs into the
1212 /// physical registers.
1213 static MachineBasicBlock::iterator
1214 FindSplitPointForStackProtector(MachineBasicBlock *BB, DebugLoc DL) {
1215   MachineBasicBlock::iterator SplitPoint = BB->getFirstTerminator();
1216   //
1217   if (SplitPoint == BB->begin())
1218     return SplitPoint;
1220   MachineBasicBlock::iterator Start = BB->begin();
1221   MachineBasicBlock::iterator Previous = SplitPoint;
1222   --Previous;
1224   while (MIIsInTerminatorSequence(Previous)) {
1225     SplitPoint = Previous;
1226     if (Previous == Start)
1227       break;
1228     --Previous;
1229   }
1231   return SplitPoint;
1234 void
1235 SelectionDAGISel::FinishBasicBlock() {
1237   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1238                << FuncInfo->PHINodesToUpdate.size() << "\n";
1239         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1240           dbgs() << "Node " << i << " : ("
1241                  << FuncInfo->PHINodesToUpdate[i].first
1242                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1244   const bool MustUpdatePHINodes = SDB->SwitchCases.empty() &&
1245                                   SDB->JTCases.empty() &&
1246                                   SDB->BitTestCases.empty();
1248   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1249   // PHI nodes in successors.
1250   if (MustUpdatePHINodes) {
1251     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1252       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1253       assert(PHI->isPHI() &&
1254              "This is not a machine PHI node that we are updating!");
1255       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1256         continue;
1257       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1258     }
1259   }
1261   // Handle stack protector.
1262   if (SDB->SPDescriptor.shouldEmitStackProtector()) {
1263     MachineBasicBlock *ParentMBB = SDB->SPDescriptor.getParentMBB();
1264     MachineBasicBlock *SuccessMBB = SDB->SPDescriptor.getSuccessMBB();
1266     // Find the split point to split the parent mbb. At the same time copy all
1267     // physical registers used in the tail of parent mbb into virtual registers
1268     // before the split point and back into physical registers after the split
1269     // point. This prevents us needing to deal with Live-ins and many other
1270     // register allocation issues caused by us splitting the parent mbb. The
1271     // register allocator will clean up said virtual copies later on.
1272     MachineBasicBlock::iterator SplitPoint =
1273       FindSplitPointForStackProtector(ParentMBB, SDB->getCurDebugLoc());
1275     // Splice the terminator of ParentMBB into SuccessMBB.
1276     SuccessMBB->splice(SuccessMBB->end(), ParentMBB,
1277                        SplitPoint,
1278                        ParentMBB->end());
1280     // Add compare/jump on neq/jump to the parent BB.
1281     FuncInfo->MBB = ParentMBB;
1282     FuncInfo->InsertPt = ParentMBB->end();
1283     SDB->visitSPDescriptorParent(SDB->SPDescriptor, ParentMBB);
1284     CurDAG->setRoot(SDB->getRoot());
1285     SDB->clear();
1286     CodeGenAndEmitDAG();
1288     // CodeGen Failure MBB if we have not codegened it yet.
1289     MachineBasicBlock *FailureMBB = SDB->SPDescriptor.getFailureMBB();
1290     if (!FailureMBB->size()) {
1291       FuncInfo->MBB = FailureMBB;
1292       FuncInfo->InsertPt = FailureMBB->end();
1293       SDB->visitSPDescriptorFailure(SDB->SPDescriptor);
1294       CurDAG->setRoot(SDB->getRoot());
1295       SDB->clear();
1296       CodeGenAndEmitDAG();
1297     }
1299     // Clear the Per-BB State.
1300     SDB->SPDescriptor.resetPerBBState();
1301   }
1303   // If we updated PHI Nodes, return early.
1304   if (MustUpdatePHINodes)
1305     return;
1307   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1308     // Lower header first, if it wasn't already lowered
1309     if (!SDB->BitTestCases[i].Emitted) {
1310       // Set the current basic block to the mbb we wish to insert the code into
1311       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1312       FuncInfo->InsertPt = FuncInfo->MBB->end();
1313       // Emit the code
1314       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1315       CurDAG->setRoot(SDB->getRoot());
1316       SDB->clear();
1317       CodeGenAndEmitDAG();
1318     }
1320     uint32_t UnhandledWeight = 0;
1321     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1322       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1324     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1325       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1326       // Set the current basic block to the mbb we wish to insert the code into
1327       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1328       FuncInfo->InsertPt = FuncInfo->MBB->end();
1329       // Emit the code
1330       if (j+1 != ej)
1331         SDB->visitBitTestCase(SDB->BitTestCases[i],
1332                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1333                               UnhandledWeight,
1334                               SDB->BitTestCases[i].Reg,
1335                               SDB->BitTestCases[i].Cases[j],
1336                               FuncInfo->MBB);
1337       else
1338         SDB->visitBitTestCase(SDB->BitTestCases[i],
1339                               SDB->BitTestCases[i].Default,
1340                               UnhandledWeight,
1341                               SDB->BitTestCases[i].Reg,
1342                               SDB->BitTestCases[i].Cases[j],
1343                               FuncInfo->MBB);
1346       CurDAG->setRoot(SDB->getRoot());
1347       SDB->clear();
1348       CodeGenAndEmitDAG();
1349     }
1351     // Update PHI Nodes
1352     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1353          pi != pe; ++pi) {
1354       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1355       MachineBasicBlock *PHIBB = PHI->getParent();
1356       assert(PHI->isPHI() &&
1357              "This is not a machine PHI node that we are updating!");
1358       // This is "default" BB. We have two jumps to it. From "header" BB and
1359       // from last "case" BB.
1360       if (PHIBB == SDB->BitTestCases[i].Default)
1361         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1362            .addMBB(SDB->BitTestCases[i].Parent)
1363            .addReg(FuncInfo->PHINodesToUpdate[pi].second)
1364            .addMBB(SDB->BitTestCases[i].Cases.back().ThisBB);
1365       // One of "cases" BB.
1366       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1367            j != ej; ++j) {
1368         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1369         if (cBB->isSuccessor(PHIBB))
1370           PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(cBB);
1371       }
1372     }
1373   }
1374   SDB->BitTestCases.clear();
1376   // If the JumpTable record is filled in, then we need to emit a jump table.
1377   // Updating the PHI nodes is tricky in this case, since we need to determine
1378   // whether the PHI is a successor of the range check MBB or the jump table MBB
1379   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1380     // Lower header first, if it wasn't already lowered
1381     if (!SDB->JTCases[i].first.Emitted) {
1382       // Set the current basic block to the mbb we wish to insert the code into
1383       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1384       FuncInfo->InsertPt = FuncInfo->MBB->end();
1385       // Emit the code
1386       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1387                                 FuncInfo->MBB);
1388       CurDAG->setRoot(SDB->getRoot());
1389       SDB->clear();
1390       CodeGenAndEmitDAG();
1391     }
1393     // Set the current basic block to the mbb we wish to insert the code into
1394     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1395     FuncInfo->InsertPt = FuncInfo->MBB->end();
1396     // Emit the code
1397     SDB->visitJumpTable(SDB->JTCases[i].second);
1398     CurDAG->setRoot(SDB->getRoot());
1399     SDB->clear();
1400     CodeGenAndEmitDAG();
1402     // Update PHI Nodes
1403     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1404          pi != pe; ++pi) {
1405       MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[pi].first);
1406       MachineBasicBlock *PHIBB = PHI->getParent();
1407       assert(PHI->isPHI() &&
1408              "This is not a machine PHI node that we are updating!");
1409       // "default" BB. We can go there only from header BB.
1410       if (PHIBB == SDB->JTCases[i].second.Default)
1411         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second)
1412            .addMBB(SDB->JTCases[i].first.HeaderBB);
1413       // JT BB. Just iterate over successors here
1414       if (FuncInfo->MBB->isSuccessor(PHIBB))
1415         PHI.addReg(FuncInfo->PHINodesToUpdate[pi].second).addMBB(FuncInfo->MBB);
1416     }
1417   }
1418   SDB->JTCases.clear();
1420   // If the switch block involved a branch to one of the actual successors, we
1421   // need to update PHI nodes in that block.
1422   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1423     MachineInstrBuilder PHI(*MF, FuncInfo->PHINodesToUpdate[i].first);
1424     assert(PHI->isPHI() &&
1425            "This is not a machine PHI node that we are updating!");
1426     if (FuncInfo->MBB->isSuccessor(PHI->getParent()))
1427       PHI.addReg(FuncInfo->PHINodesToUpdate[i].second).addMBB(FuncInfo->MBB);
1428   }
1430   // If we generated any switch lowering information, build and codegen any
1431   // additional DAGs necessary.
1432   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1433     // Set the current basic block to the mbb we wish to insert the code into
1434     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1435     FuncInfo->InsertPt = FuncInfo->MBB->end();
1437     // Determine the unique successors.
1438     SmallVector<MachineBasicBlock *, 2> Succs;
1439     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1440     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1441       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1443     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1444     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1445     CurDAG->setRoot(SDB->getRoot());
1446     SDB->clear();
1447     CodeGenAndEmitDAG();
1449     // Remember the last block, now that any splitting is done, for use in
1450     // populating PHI nodes in successors.
1451     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1453     // Handle any PHI nodes in successors of this chunk, as if we were coming
1454     // from the original BB before switch expansion.  Note that PHI nodes can
1455     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1456     // handle them the right number of times.
1457     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1458       FuncInfo->MBB = Succs[i];
1459       FuncInfo->InsertPt = FuncInfo->MBB->end();
1460       // FuncInfo->MBB may have been removed from the CFG if a branch was
1461       // constant folded.
1462       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1463         for (MachineBasicBlock::iterator
1464              MBBI = FuncInfo->MBB->begin(), MBBE = FuncInfo->MBB->end();
1465              MBBI != MBBE && MBBI->isPHI(); ++MBBI) {
1466           MachineInstrBuilder PHI(*MF, MBBI);
1467           // This value for this PHI node is recorded in PHINodesToUpdate.
1468           for (unsigned pn = 0; ; ++pn) {
1469             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1470                    "Didn't find PHI entry!");
1471             if (FuncInfo->PHINodesToUpdate[pn].first == PHI) {
1472               PHI.addReg(FuncInfo->PHINodesToUpdate[pn].second).addMBB(ThisBB);
1473               break;
1474             }
1475           }
1476         }
1477       }
1478     }
1479   }
1480   SDB->SwitchCases.clear();
1484 /// Create the scheduler. If a specific scheduler was specified
1485 /// via the SchedulerRegistry, use it, otherwise select the
1486 /// one preferred by the target.
1487 ///
1488 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1489   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1491   if (!Ctor) {
1492     Ctor = ISHeuristic;
1493     RegisterScheduler::setDefault(Ctor);
1494   }
1496   return Ctor(this, OptLevel);
1499 //===----------------------------------------------------------------------===//
1500 // Helper functions used by the generated instruction selector.
1501 //===----------------------------------------------------------------------===//
1502 // Calls to these methods are generated by tblgen.
1504 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1505 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1506 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1507 /// specified in the .td file (e.g. 255).
1508 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1509                                     int64_t DesiredMaskS) const {
1510   const APInt &ActualMask = RHS->getAPIntValue();
1511   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1513   // If the actual mask exactly matches, success!
1514   if (ActualMask == DesiredMask)
1515     return true;
1517   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1518   if (ActualMask.intersects(~DesiredMask))
1519     return false;
1521   // Otherwise, the DAG Combiner may have proven that the value coming in is
1522   // either already zero or is not demanded.  Check for known zero input bits.
1523   APInt NeededMask = DesiredMask & ~ActualMask;
1524   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1525     return true;
1527   // TODO: check to see if missing bits are just not demanded.
1529   // Otherwise, this pattern doesn't match.
1530   return false;
1533 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1534 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1535 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1536 /// specified in the .td file (e.g. 255).
1537 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1538                                    int64_t DesiredMaskS) const {
1539   const APInt &ActualMask = RHS->getAPIntValue();
1540   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1542   // If the actual mask exactly matches, success!
1543   if (ActualMask == DesiredMask)
1544     return true;
1546   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1547   if (ActualMask.intersects(~DesiredMask))
1548     return false;
1550   // Otherwise, the DAG Combiner may have proven that the value coming in is
1551   // either already zero or is not demanded.  Check for known zero input bits.
1552   APInt NeededMask = DesiredMask & ~ActualMask;
1554   APInt KnownZero, KnownOne;
1555   CurDAG->ComputeMaskedBits(LHS, KnownZero, KnownOne);
1557   // If all the missing bits in the or are already known to be set, match!
1558   if ((NeededMask & KnownOne) == NeededMask)
1559     return true;
1561   // TODO: check to see if missing bits are just not demanded.
1563   // Otherwise, this pattern doesn't match.
1564   return false;
1568 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1569 /// by tblgen.  Others should not call it.
1570 void SelectionDAGISel::
1571 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1572   std::vector<SDValue> InOps;
1573   std::swap(InOps, Ops);
1575   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1576   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1577   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1578   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1580   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1581   if (InOps[e-1].getValueType() == MVT::Glue)
1582     --e;  // Don't process a glue operand if it is here.
1584   while (i != e) {
1585     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1586     if (!InlineAsm::isMemKind(Flags)) {
1587       // Just skip over this operand, copying the operands verbatim.
1588       Ops.insert(Ops.end(), InOps.begin()+i,
1589                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1590       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1591     } else {
1592       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1593              "Memory operand with multiple values?");
1594       // Otherwise, this is a memory operand.  Ask the target to select it.
1595       std::vector<SDValue> SelOps;
1596       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1597         report_fatal_error("Could not match memory address.  Inline asm"
1598                            " failure!");
1600       // Add this to the output node.
1601       unsigned NewFlags =
1602         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1603       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1604       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1605       i += 2;
1606     }
1607   }
1609   // Add the glue input back if present.
1610   if (e != InOps.size())
1611     Ops.push_back(InOps.back());
1614 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1615 /// SDNode.
1616 ///
1617 static SDNode *findGlueUse(SDNode *N) {
1618   unsigned FlagResNo = N->getNumValues()-1;
1619   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1620     SDUse &Use = I.getUse();
1621     if (Use.getResNo() == FlagResNo)
1622       return Use.getUser();
1623   }
1624   return NULL;
1627 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1628 /// This function recursively traverses up the operand chain, ignoring
1629 /// certain nodes.
1630 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1631                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1632                           bool IgnoreChains) {
1633   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1634   // greater than all of its (recursive) operands.  If we scan to a point where
1635   // 'use' is smaller than the node we're scanning for, then we know we will
1636   // never find it.
1637   //
1638   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1639   // happen because we scan down to newly selected nodes in the case of glue
1640   // uses.
1641   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1642     return false;
1644   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1645   // won't fail if we scan it again.
1646   if (!Visited.insert(Use))
1647     return false;
1649   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1650     // Ignore chain uses, they are validated by HandleMergeInputChains.
1651     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1652       continue;
1654     SDNode *N = Use->getOperand(i).getNode();
1655     if (N == Def) {
1656       if (Use == ImmedUse || Use == Root)
1657         continue;  // We are not looking for immediate use.
1658       assert(N != Root);
1659       return true;
1660     }
1662     // Traverse up the operand chain.
1663     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1664       return true;
1665   }
1666   return false;
1669 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1670 /// operand node N of U during instruction selection that starts at Root.
1671 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1672                                           SDNode *Root) const {
1673   if (OptLevel == CodeGenOpt::None) return false;
1674   return N.hasOneUse();
1677 /// IsLegalToFold - Returns true if the specific operand node N of
1678 /// U can be folded during instruction selection that starts at Root.
1679 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1680                                      CodeGenOpt::Level OptLevel,
1681                                      bool IgnoreChains) {
1682   if (OptLevel == CodeGenOpt::None) return false;
1684   // If Root use can somehow reach N through a path that that doesn't contain
1685   // U then folding N would create a cycle. e.g. In the following
1686   // diagram, Root can reach N through X. If N is folded into into Root, then
1687   // X is both a predecessor and a successor of U.
1688   //
1689   //          [N*]           //
1690   //         ^   ^           //
1691   //        /     \          //
1692   //      [U*]    [X]?       //
1693   //        ^     ^          //
1694   //         \   /           //
1695   //          \ /            //
1696   //         [Root*]         //
1697   //
1698   // * indicates nodes to be folded together.
1699   //
1700   // If Root produces glue, then it gets (even more) interesting. Since it
1701   // will be "glued" together with its glue use in the scheduler, we need to
1702   // check if it might reach N.
1703   //
1704   //          [N*]           //
1705   //         ^   ^           //
1706   //        /     \          //
1707   //      [U*]    [X]?       //
1708   //        ^       ^        //
1709   //         \       \       //
1710   //          \      |       //
1711   //         [Root*] |       //
1712   //          ^      |       //
1713   //          f      |       //
1714   //          |      /       //
1715   //         [Y]    /        //
1716   //           ^   /         //
1717   //           f  /          //
1718   //           | /           //
1719   //          [GU]           //
1720   //
1721   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1722   // (call it Fold), then X is a predecessor of GU and a successor of
1723   // Fold. But since Fold and GU are glued together, this will create
1724   // a cycle in the scheduling graph.
1726   // If the node has glue, walk down the graph to the "lowest" node in the
1727   // glueged set.
1728   EVT VT = Root->getValueType(Root->getNumValues()-1);
1729   while (VT == MVT::Glue) {
1730     SDNode *GU = findGlueUse(Root);
1731     if (GU == NULL)
1732       break;
1733     Root = GU;
1734     VT = Root->getValueType(Root->getNumValues()-1);
1736     // If our query node has a glue result with a use, we've walked up it.  If
1737     // the user (which has already been selected) has a chain or indirectly uses
1738     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1739     // this, we cannot ignore chains in this predicate.
1740     IgnoreChains = false;
1741   }
1744   SmallPtrSet<SDNode*, 16> Visited;
1745   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1748 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1749   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1750   SelectInlineAsmMemoryOperands(Ops);
1752   EVT VTs[] = { MVT::Other, MVT::Glue };
1753   SDValue New = CurDAG->getNode(ISD::INLINEASM, SDLoc(N),
1754                                 VTs, &Ops[0], Ops.size());
1755   New->setNodeId(-1);
1756   return New.getNode();
1759 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1760   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1763 /// GetVBR - decode a vbr encoding whose top bit is set.
1764 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1765 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1766   assert(Val >= 128 && "Not a VBR");
1767   Val &= 127;  // Remove first vbr bit.
1769   unsigned Shift = 7;
1770   uint64_t NextBits;
1771   do {
1772     NextBits = MatcherTable[Idx++];
1773     Val |= (NextBits&127) << Shift;
1774     Shift += 7;
1775   } while (NextBits & 128);
1777   return Val;
1781 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1782 /// interior glue and chain results to use the new glue and chain results.
1783 void SelectionDAGISel::
1784 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1785                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1786                     SDValue InputGlue,
1787                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1788                     bool isMorphNodeTo) {
1789   SmallVector<SDNode*, 4> NowDeadNodes;
1791   // Now that all the normal results are replaced, we replace the chain and
1792   // glue results if present.
1793   if (!ChainNodesMatched.empty()) {
1794     assert(InputChain.getNode() != 0 &&
1795            "Matched input chains but didn't produce a chain");
1796     // Loop over all of the nodes we matched that produced a chain result.
1797     // Replace all the chain results with the final chain we ended up with.
1798     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1799       SDNode *ChainNode = ChainNodesMatched[i];
1801       // If this node was already deleted, don't look at it.
1802       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1803         continue;
1805       // Don't replace the results of the root node if we're doing a
1806       // MorphNodeTo.
1807       if (ChainNode == NodeToMatch && isMorphNodeTo)
1808         continue;
1810       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1811       if (ChainVal.getValueType() == MVT::Glue)
1812         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1813       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1814       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1816       // If the node became dead and we haven't already seen it, delete it.
1817       if (ChainNode->use_empty() &&
1818           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1819         NowDeadNodes.push_back(ChainNode);
1820     }
1821   }
1823   // If the result produces glue, update any glue results in the matched
1824   // pattern with the glue result.
1825   if (InputGlue.getNode() != 0) {
1826     // Handle any interior nodes explicitly marked.
1827     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1828       SDNode *FRN = GlueResultNodesMatched[i];
1830       // If this node was already deleted, don't look at it.
1831       if (FRN->getOpcode() == ISD::DELETED_NODE)
1832         continue;
1834       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1835              "Doesn't have a glue result");
1836       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1837                                         InputGlue);
1839       // If the node became dead and we haven't already seen it, delete it.
1840       if (FRN->use_empty() &&
1841           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1842         NowDeadNodes.push_back(FRN);
1843     }
1844   }
1846   if (!NowDeadNodes.empty())
1847     CurDAG->RemoveDeadNodes(NowDeadNodes);
1849   DEBUG(dbgs() << "ISEL: Match complete!\n");
1852 enum ChainResult {
1853   CR_Simple,
1854   CR_InducesCycle,
1855   CR_LeadsToInteriorNode
1856 };
1858 /// WalkChainUsers - Walk down the users of the specified chained node that is
1859 /// part of the pattern we're matching, looking at all of the users we find.
1860 /// This determines whether something is an interior node, whether we have a
1861 /// non-pattern node in between two pattern nodes (which prevent folding because
1862 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1863 /// between pattern nodes (in which case the TF becomes part of the pattern).
1864 ///
1865 /// The walk we do here is guaranteed to be small because we quickly get down to
1866 /// already selected nodes "below" us.
1867 static ChainResult
1868 WalkChainUsers(const SDNode *ChainedNode,
1869                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1870                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1871   ChainResult Result = CR_Simple;
1873   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1874          E = ChainedNode->use_end(); UI != E; ++UI) {
1875     // Make sure the use is of the chain, not some other value we produce.
1876     if (UI.getUse().getValueType() != MVT::Other) continue;
1878     SDNode *User = *UI;
1880     if (User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1881       continue;
1883     // If we see an already-selected machine node, then we've gone beyond the
1884     // pattern that we're selecting down into the already selected chunk of the
1885     // DAG.
1886     unsigned UserOpcode = User->getOpcode();
1887     if (User->isMachineOpcode() ||
1888         UserOpcode == ISD::CopyToReg ||
1889         UserOpcode == ISD::CopyFromReg ||
1890         UserOpcode == ISD::INLINEASM ||
1891         UserOpcode == ISD::EH_LABEL ||
1892         UserOpcode == ISD::LIFETIME_START ||
1893         UserOpcode == ISD::LIFETIME_END) {
1894       // If their node ID got reset to -1 then they've already been selected.
1895       // Treat them like a MachineOpcode.
1896       if (User->getNodeId() == -1)
1897         continue;
1898     }
1900     // If we have a TokenFactor, we handle it specially.
1901     if (User->getOpcode() != ISD::TokenFactor) {
1902       // If the node isn't a token factor and isn't part of our pattern, then it
1903       // must be a random chained node in between two nodes we're selecting.
1904       // This happens when we have something like:
1905       //   x = load ptr
1906       //   call
1907       //   y = x+4
1908       //   store y -> ptr
1909       // Because we structurally match the load/store as a read/modify/write,
1910       // but the call is chained between them.  We cannot fold in this case
1911       // because it would induce a cycle in the graph.
1912       if (!std::count(ChainedNodesInPattern.begin(),
1913                       ChainedNodesInPattern.end(), User))
1914         return CR_InducesCycle;
1916       // Otherwise we found a node that is part of our pattern.  For example in:
1917       //   x = load ptr
1918       //   y = x+4
1919       //   store y -> ptr
1920       // This would happen when we're scanning down from the load and see the
1921       // store as a user.  Record that there is a use of ChainedNode that is
1922       // part of the pattern and keep scanning uses.
1923       Result = CR_LeadsToInteriorNode;
1924       InteriorChainedNodes.push_back(User);
1925       continue;
1926     }
1928     // If we found a TokenFactor, there are two cases to consider: first if the
1929     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1930     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1931     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1932     //     [Load chain]
1933     //         ^
1934     //         |
1935     //       [Load]
1936     //       ^    ^
1937     //       |    \                    DAG's like cheese
1938     //      /       \                       do you?
1939     //     /         |
1940     // [TokenFactor] [Op]
1941     //     ^          ^
1942     //     |          |
1943     //      \        /
1944     //       \      /
1945     //       [Store]
1946     //
1947     // In this case, the TokenFactor becomes part of our match and we rewrite it
1948     // as a new TokenFactor.
1949     //
1950     // To distinguish these two cases, do a recursive walk down the uses.
1951     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1952     case CR_Simple:
1953       // If the uses of the TokenFactor are just already-selected nodes, ignore
1954       // it, it is "below" our pattern.
1955       continue;
1956     case CR_InducesCycle:
1957       // If the uses of the TokenFactor lead to nodes that are not part of our
1958       // pattern that are not selected, folding would turn this into a cycle,
1959       // bail out now.
1960       return CR_InducesCycle;
1961     case CR_LeadsToInteriorNode:
1962       break;  // Otherwise, keep processing.
1963     }
1965     // Okay, we know we're in the interesting interior case.  The TokenFactor
1966     // is now going to be considered part of the pattern so that we rewrite its
1967     // uses (it may have uses that are not part of the pattern) with the
1968     // ultimate chain result of the generated code.  We will also add its chain
1969     // inputs as inputs to the ultimate TokenFactor we create.
1970     Result = CR_LeadsToInteriorNode;
1971     ChainedNodesInPattern.push_back(User);
1972     InteriorChainedNodes.push_back(User);
1973     continue;
1974   }
1976   return Result;
1979 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1980 /// operation for when the pattern matched at least one node with a chains.  The
1981 /// input vector contains a list of all of the chained nodes that we match.  We
1982 /// must determine if this is a valid thing to cover (i.e. matching it won't
1983 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1984 /// be used as the input node chain for the generated nodes.
1985 static SDValue
1986 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1987                        SelectionDAG *CurDAG) {
1988   // Walk all of the chained nodes we've matched, recursively scanning down the
1989   // users of the chain result. This adds any TokenFactor nodes that are caught
1990   // in between chained nodes to the chained and interior nodes list.
1991   SmallVector<SDNode*, 3> InteriorChainedNodes;
1992   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1993     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1994                        InteriorChainedNodes) == CR_InducesCycle)
1995       return SDValue(); // Would induce a cycle.
1996   }
1998   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1999   // that we are interested in.  Form our input TokenFactor node.
2000   SmallVector<SDValue, 3> InputChains;
2001   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
2002     // Add the input chain of this node to the InputChains list (which will be
2003     // the operands of the generated TokenFactor) if it's not an interior node.
2004     SDNode *N = ChainNodesMatched[i];
2005     if (N->getOpcode() != ISD::TokenFactor) {
2006       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
2007         continue;
2009       // Otherwise, add the input chain.
2010       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
2011       assert(InChain.getValueType() == MVT::Other && "Not a chain");
2012       InputChains.push_back(InChain);
2013       continue;
2014     }
2016     // If we have a token factor, we want to add all inputs of the token factor
2017     // that are not part of the pattern we're matching.
2018     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
2019       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
2020                       N->getOperand(op).getNode()))
2021         InputChains.push_back(N->getOperand(op));
2022     }
2023   }
2025   if (InputChains.size() == 1)
2026     return InputChains[0];
2027   return CurDAG->getNode(ISD::TokenFactor, SDLoc(ChainNodesMatched[0]),
2028                          MVT::Other, &InputChains[0], InputChains.size());
2031 /// MorphNode - Handle morphing a node in place for the selector.
2032 SDNode *SelectionDAGISel::
2033 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
2034           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
2035   // It is possible we're using MorphNodeTo to replace a node with no
2036   // normal results with one that has a normal result (or we could be
2037   // adding a chain) and the input could have glue and chains as well.
2038   // In this case we need to shift the operands down.
2039   // FIXME: This is a horrible hack and broken in obscure cases, no worse
2040   // than the old isel though.
2041   int OldGlueResultNo = -1, OldChainResultNo = -1;
2043   unsigned NTMNumResults = Node->getNumValues();
2044   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
2045     OldGlueResultNo = NTMNumResults-1;
2046     if (NTMNumResults != 1 &&
2047         Node->getValueType(NTMNumResults-2) == MVT::Other)
2048       OldChainResultNo = NTMNumResults-2;
2049   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
2050     OldChainResultNo = NTMNumResults-1;
2052   // Call the underlying SelectionDAG routine to do the transmogrification. Note
2053   // that this deletes operands of the old node that become dead.
2054   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
2056   // MorphNodeTo can operate in two ways: if an existing node with the
2057   // specified operands exists, it can just return it.  Otherwise, it
2058   // updates the node in place to have the requested operands.
2059   if (Res == Node) {
2060     // If we updated the node in place, reset the node ID.  To the isel,
2061     // this should be just like a newly allocated machine node.
2062     Res->setNodeId(-1);
2063   }
2065   unsigned ResNumResults = Res->getNumValues();
2066   // Move the glue if needed.
2067   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
2068       (unsigned)OldGlueResultNo != ResNumResults-1)
2069     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
2070                                       SDValue(Res, ResNumResults-1));
2072   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
2073     --ResNumResults;
2075   // Move the chain reference if needed.
2076   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
2077       (unsigned)OldChainResultNo != ResNumResults-1)
2078     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
2079                                       SDValue(Res, ResNumResults-1));
2081   // Otherwise, no replacement happened because the node already exists. Replace
2082   // Uses of the old node with the new one.
2083   if (Res != Node)
2084     CurDAG->ReplaceAllUsesWith(Node, Res);
2086   return Res;
2089 /// CheckSame - Implements OP_CheckSame.
2090 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2091 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2092           SDValue N,
2093           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2094   // Accept if it is exactly the same as a previously recorded node.
2095   unsigned RecNo = MatcherTable[MatcherIndex++];
2096   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2097   return N == RecordedNodes[RecNo].first;
2100 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2101 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2102 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2103                       const SelectionDAGISel &SDISel) {
2104   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2107 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2108 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2109 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2110                    const SelectionDAGISel &SDISel, SDNode *N) {
2111   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2114 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2115 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2116             SDNode *N) {
2117   uint16_t Opc = MatcherTable[MatcherIndex++];
2118   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2119   return N->getOpcode() == Opc;
2122 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2123 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2124           SDValue N, const TargetLowering *TLI) {
2125   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2126   if (N.getValueType() == VT) return true;
2128   // Handle the case when VT is iPTR.
2129   return VT == MVT::iPTR && N.getValueType() == TLI->getPointerTy();
2132 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2133 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2134                SDValue N, const TargetLowering *TLI,
2135                unsigned ChildNo) {
2136   if (ChildNo >= N.getNumOperands())
2137     return false;  // Match fails if out of range child #.
2138   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2141 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2142 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2143               SDValue N) {
2144   return cast<CondCodeSDNode>(N)->get() ==
2145       (ISD::CondCode)MatcherTable[MatcherIndex++];
2148 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2149 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2150                SDValue N, const TargetLowering *TLI) {
2151   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2152   if (cast<VTSDNode>(N)->getVT() == VT)
2153     return true;
2155   // Handle the case when VT is iPTR.
2156   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI->getPointerTy();
2159 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2160 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2161              SDValue N) {
2162   int64_t Val = MatcherTable[MatcherIndex++];
2163   if (Val & 128)
2164     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2166   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2167   return C != 0 && C->getSExtValue() == Val;
2170 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2171 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2172             SDValue N, const SelectionDAGISel &SDISel) {
2173   int64_t Val = MatcherTable[MatcherIndex++];
2174   if (Val & 128)
2175     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2177   if (N->getOpcode() != ISD::AND) return false;
2179   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2180   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2183 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2184 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2185            SDValue N, const SelectionDAGISel &SDISel) {
2186   int64_t Val = MatcherTable[MatcherIndex++];
2187   if (Val & 128)
2188     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2190   if (N->getOpcode() != ISD::OR) return false;
2192   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2193   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2196 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2197 /// scope, evaluate the current node.  If the current predicate is known to
2198 /// fail, set Result=true and return anything.  If the current predicate is
2199 /// known to pass, set Result=false and return the MatcherIndex to continue
2200 /// with.  If the current predicate is unknown, set Result=false and return the
2201 /// MatcherIndex to continue with.
2202 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2203                                        unsigned Index, SDValue N,
2204                                        bool &Result,
2205                                        const SelectionDAGISel &SDISel,
2206                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2207   switch (Table[Index++]) {
2208   default:
2209     Result = false;
2210     return Index-1;  // Could not evaluate this predicate.
2211   case SelectionDAGISel::OPC_CheckSame:
2212     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2213     return Index;
2214   case SelectionDAGISel::OPC_CheckPatternPredicate:
2215     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2216     return Index;
2217   case SelectionDAGISel::OPC_CheckPredicate:
2218     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2219     return Index;
2220   case SelectionDAGISel::OPC_CheckOpcode:
2221     Result = !::CheckOpcode(Table, Index, N.getNode());
2222     return Index;
2223   case SelectionDAGISel::OPC_CheckType:
2224     Result = !::CheckType(Table, Index, N, SDISel.getTargetLowering());
2225     return Index;
2226   case SelectionDAGISel::OPC_CheckChild0Type:
2227   case SelectionDAGISel::OPC_CheckChild1Type:
2228   case SelectionDAGISel::OPC_CheckChild2Type:
2229   case SelectionDAGISel::OPC_CheckChild3Type:
2230   case SelectionDAGISel::OPC_CheckChild4Type:
2231   case SelectionDAGISel::OPC_CheckChild5Type:
2232   case SelectionDAGISel::OPC_CheckChild6Type:
2233   case SelectionDAGISel::OPC_CheckChild7Type:
2234     Result = !::CheckChildType(Table, Index, N, SDISel.getTargetLowering(),
2235                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2236     return Index;
2237   case SelectionDAGISel::OPC_CheckCondCode:
2238     Result = !::CheckCondCode(Table, Index, N);
2239     return Index;
2240   case SelectionDAGISel::OPC_CheckValueType:
2241     Result = !::CheckValueType(Table, Index, N, SDISel.getTargetLowering());
2242     return Index;
2243   case SelectionDAGISel::OPC_CheckInteger:
2244     Result = !::CheckInteger(Table, Index, N);
2245     return Index;
2246   case SelectionDAGISel::OPC_CheckAndImm:
2247     Result = !::CheckAndImm(Table, Index, N, SDISel);
2248     return Index;
2249   case SelectionDAGISel::OPC_CheckOrImm:
2250     Result = !::CheckOrImm(Table, Index, N, SDISel);
2251     return Index;
2252   }
2255 namespace {
2257 struct MatchScope {
2258   /// FailIndex - If this match fails, this is the index to continue with.
2259   unsigned FailIndex;
2261   /// NodeStack - The node stack when the scope was formed.
2262   SmallVector<SDValue, 4> NodeStack;
2264   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2265   unsigned NumRecordedNodes;
2267   /// NumMatchedMemRefs - The number of matched memref entries.
2268   unsigned NumMatchedMemRefs;
2270   /// InputChain/InputGlue - The current chain/glue
2271   SDValue InputChain, InputGlue;
2273   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2274   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2275 };
2279 SDNode *SelectionDAGISel::
2280 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2281                  unsigned TableSize) {
2282   // FIXME: Should these even be selected?  Handle these cases in the caller?
2283   switch (NodeToMatch->getOpcode()) {
2284   default:
2285     break;
2286   case ISD::EntryToken:       // These nodes remain the same.
2287   case ISD::BasicBlock:
2288   case ISD::Register:
2289   case ISD::RegisterMask:
2290   //case ISD::VALUETYPE:
2291   //case ISD::CONDCODE:
2292   case ISD::HANDLENODE:
2293   case ISD::MDNODE_SDNODE:
2294   case ISD::TargetConstant:
2295   case ISD::TargetConstantFP:
2296   case ISD::TargetConstantPool:
2297   case ISD::TargetFrameIndex:
2298   case ISD::TargetExternalSymbol:
2299   case ISD::TargetBlockAddress:
2300   case ISD::TargetJumpTable:
2301   case ISD::TargetGlobalTLSAddress:
2302   case ISD::TargetGlobalAddress:
2303   case ISD::TokenFactor:
2304   case ISD::CopyFromReg:
2305   case ISD::CopyToReg:
2306   case ISD::EH_LABEL:
2307   case ISD::LIFETIME_START:
2308   case ISD::LIFETIME_END:
2309     NodeToMatch->setNodeId(-1); // Mark selected.
2310     return 0;
2311   case ISD::AssertSext:
2312   case ISD::AssertZext:
2313     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2314                                       NodeToMatch->getOperand(0));
2315     return 0;
2316   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2317   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2318   }
2320   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2322   // Set up the node stack with NodeToMatch as the only node on the stack.
2323   SmallVector<SDValue, 8> NodeStack;
2324   SDValue N = SDValue(NodeToMatch, 0);
2325   NodeStack.push_back(N);
2327   // MatchScopes - Scopes used when matching, if a match failure happens, this
2328   // indicates where to continue checking.
2329   SmallVector<MatchScope, 8> MatchScopes;
2331   // RecordedNodes - This is the set of nodes that have been recorded by the
2332   // state machine.  The second value is the parent of the node, or null if the
2333   // root is recorded.
2334   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2336   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2337   // pattern.
2338   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2340   // These are the current input chain and glue for use when generating nodes.
2341   // Various Emit operations change these.  For example, emitting a copytoreg
2342   // uses and updates these.
2343   SDValue InputChain, InputGlue;
2345   // ChainNodesMatched - If a pattern matches nodes that have input/output
2346   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2347   // which ones they are.  The result is captured into this list so that we can
2348   // update the chain results when the pattern is complete.
2349   SmallVector<SDNode*, 3> ChainNodesMatched;
2350   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2352   DEBUG(dbgs() << "ISEL: Starting pattern match on root node: ";
2353         NodeToMatch->dump(CurDAG);
2354         dbgs() << '\n');
2356   // Determine where to start the interpreter.  Normally we start at opcode #0,
2357   // but if the state machine starts with an OPC_SwitchOpcode, then we
2358   // accelerate the first lookup (which is guaranteed to be hot) with the
2359   // OpcodeOffset table.
2360   unsigned MatcherIndex = 0;
2362   if (!OpcodeOffset.empty()) {
2363     // Already computed the OpcodeOffset table, just index into it.
2364     if (N.getOpcode() < OpcodeOffset.size())
2365       MatcherIndex = OpcodeOffset[N.getOpcode()];
2366     DEBUG(dbgs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2368   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2369     // Otherwise, the table isn't computed, but the state machine does start
2370     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2371     // is the first time we're selecting an instruction.
2372     unsigned Idx = 1;
2373     while (1) {
2374       // Get the size of this case.
2375       unsigned CaseSize = MatcherTable[Idx++];
2376       if (CaseSize & 128)
2377         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2378       if (CaseSize == 0) break;
2380       // Get the opcode, add the index to the table.
2381       uint16_t Opc = MatcherTable[Idx++];
2382       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2383       if (Opc >= OpcodeOffset.size())
2384         OpcodeOffset.resize((Opc+1)*2);
2385       OpcodeOffset[Opc] = Idx;
2386       Idx += CaseSize;
2387     }
2389     // Okay, do the lookup for the first opcode.
2390     if (N.getOpcode() < OpcodeOffset.size())
2391       MatcherIndex = OpcodeOffset[N.getOpcode()];
2392   }
2394   while (1) {
2395     assert(MatcherIndex < TableSize && "Invalid index");
2396 #ifndef NDEBUG
2397     unsigned CurrentOpcodeIndex = MatcherIndex;
2398 #endif
2399     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2400     switch (Opcode) {
2401     case OPC_Scope: {
2402       // Okay, the semantics of this operation are that we should push a scope
2403       // then evaluate the first child.  However, pushing a scope only to have
2404       // the first check fail (which then pops it) is inefficient.  If we can
2405       // determine immediately that the first check (or first several) will
2406       // immediately fail, don't even bother pushing a scope for them.
2407       unsigned FailIndex;
2409       while (1) {
2410         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2411         if (NumToSkip & 128)
2412           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2413         // Found the end of the scope with no match.
2414         if (NumToSkip == 0) {
2415           FailIndex = 0;
2416           break;
2417         }
2419         FailIndex = MatcherIndex+NumToSkip;
2421         unsigned MatcherIndexOfPredicate = MatcherIndex;
2422         (void)MatcherIndexOfPredicate; // silence warning.
2424         // If we can't evaluate this predicate without pushing a scope (e.g. if
2425         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2426         // push the scope and evaluate the full predicate chain.
2427         bool Result;
2428         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2429                                               Result, *this, RecordedNodes);
2430         if (!Result)
2431           break;
2433         DEBUG(dbgs() << "  Skipped scope entry (due to false predicate) at "
2434                      << "index " << MatcherIndexOfPredicate
2435                      << ", continuing at " << FailIndex << "\n");
2436         ++NumDAGIselRetries;
2438         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2439         // move to the next case.
2440         MatcherIndex = FailIndex;
2441       }
2443       // If the whole scope failed to match, bail.
2444       if (FailIndex == 0) break;
2446       // Push a MatchScope which indicates where to go if the first child fails
2447       // to match.
2448       MatchScope NewEntry;
2449       NewEntry.FailIndex = FailIndex;
2450       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2451       NewEntry.NumRecordedNodes = RecordedNodes.size();
2452       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2453       NewEntry.InputChain = InputChain;
2454       NewEntry.InputGlue = InputGlue;
2455       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2456       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2457       MatchScopes.push_back(NewEntry);
2458       continue;
2459     }
2460     case OPC_RecordNode: {
2461       // Remember this node, it may end up being an operand in the pattern.
2462       SDNode *Parent = 0;
2463       if (NodeStack.size() > 1)
2464         Parent = NodeStack[NodeStack.size()-2].getNode();
2465       RecordedNodes.push_back(std::make_pair(N, Parent));
2466       continue;
2467     }
2469     case OPC_RecordChild0: case OPC_RecordChild1:
2470     case OPC_RecordChild2: case OPC_RecordChild3:
2471     case OPC_RecordChild4: case OPC_RecordChild5:
2472     case OPC_RecordChild6: case OPC_RecordChild7: {
2473       unsigned ChildNo = Opcode-OPC_RecordChild0;
2474       if (ChildNo >= N.getNumOperands())
2475         break;  // Match fails if out of range child #.
2477       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2478                                              N.getNode()));
2479       continue;
2480     }
2481     case OPC_RecordMemRef:
2482       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2483       continue;
2485     case OPC_CaptureGlueInput:
2486       // If the current node has an input glue, capture it in InputGlue.
2487       if (N->getNumOperands() != 0 &&
2488           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2489         InputGlue = N->getOperand(N->getNumOperands()-1);
2490       continue;
2492     case OPC_MoveChild: {
2493       unsigned ChildNo = MatcherTable[MatcherIndex++];
2494       if (ChildNo >= N.getNumOperands())
2495         break;  // Match fails if out of range child #.
2496       N = N.getOperand(ChildNo);
2497       NodeStack.push_back(N);
2498       continue;
2499     }
2501     case OPC_MoveParent:
2502       // Pop the current node off the NodeStack.
2503       NodeStack.pop_back();
2504       assert(!NodeStack.empty() && "Node stack imbalance!");
2505       N = NodeStack.back();
2506       continue;
2508     case OPC_CheckSame:
2509       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2510       continue;
2511     case OPC_CheckPatternPredicate:
2512       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2513       continue;
2514     case OPC_CheckPredicate:
2515       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2516                                 N.getNode()))
2517         break;
2518       continue;
2519     case OPC_CheckComplexPat: {
2520       unsigned CPNum = MatcherTable[MatcherIndex++];
2521       unsigned RecNo = MatcherTable[MatcherIndex++];
2522       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2523       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2524                                RecordedNodes[RecNo].first, CPNum,
2525                                RecordedNodes))
2526         break;
2527       continue;
2528     }
2529     case OPC_CheckOpcode:
2530       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2531       continue;
2533     case OPC_CheckType:
2534       if (!::CheckType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2535         break;
2536       continue;
2538     case OPC_SwitchOpcode: {
2539       unsigned CurNodeOpcode = N.getOpcode();
2540       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2541       unsigned CaseSize;
2542       while (1) {
2543         // Get the size of this case.
2544         CaseSize = MatcherTable[MatcherIndex++];
2545         if (CaseSize & 128)
2546           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2547         if (CaseSize == 0) break;
2549         uint16_t Opc = MatcherTable[MatcherIndex++];
2550         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2552         // If the opcode matches, then we will execute this case.
2553         if (CurNodeOpcode == Opc)
2554           break;
2556         // Otherwise, skip over this case.
2557         MatcherIndex += CaseSize;
2558       }
2560       // If no cases matched, bail out.
2561       if (CaseSize == 0) break;
2563       // Otherwise, execute the case we found.
2564       DEBUG(dbgs() << "  OpcodeSwitch from " << SwitchStart
2565                    << " to " << MatcherIndex << "\n");
2566       continue;
2567     }
2569     case OPC_SwitchType: {
2570       MVT CurNodeVT = N.getSimpleValueType();
2571       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2572       unsigned CaseSize;
2573       while (1) {
2574         // Get the size of this case.
2575         CaseSize = MatcherTable[MatcherIndex++];
2576         if (CaseSize & 128)
2577           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2578         if (CaseSize == 0) break;
2580         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2581         if (CaseVT == MVT::iPTR)
2582           CaseVT = getTargetLowering()->getPointerTy();
2584         // If the VT matches, then we will execute this case.
2585         if (CurNodeVT == CaseVT)
2586           break;
2588         // Otherwise, skip over this case.
2589         MatcherIndex += CaseSize;
2590       }
2592       // If no cases matched, bail out.
2593       if (CaseSize == 0) break;
2595       // Otherwise, execute the case we found.
2596       DEBUG(dbgs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2597                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2598       continue;
2599     }
2600     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2601     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2602     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2603     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2604       if (!::CheckChildType(MatcherTable, MatcherIndex, N, getTargetLowering(),
2605                             Opcode-OPC_CheckChild0Type))
2606         break;
2607       continue;
2608     case OPC_CheckCondCode:
2609       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2610       continue;
2611     case OPC_CheckValueType:
2612       if (!::CheckValueType(MatcherTable, MatcherIndex, N, getTargetLowering()))
2613         break;
2614       continue;
2615     case OPC_CheckInteger:
2616       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2617       continue;
2618     case OPC_CheckAndImm:
2619       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2620       continue;
2621     case OPC_CheckOrImm:
2622       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2623       continue;
2625     case OPC_CheckFoldableChainNode: {
2626       assert(NodeStack.size() != 1 && "No parent node");
2627       // Verify that all intermediate nodes between the root and this one have
2628       // a single use.
2629       bool HasMultipleUses = false;
2630       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2631         if (!NodeStack[i].hasOneUse()) {
2632           HasMultipleUses = true;
2633           break;
2634         }
2635       if (HasMultipleUses) break;
2637       // Check to see that the target thinks this is profitable to fold and that
2638       // we can fold it without inducing cycles in the graph.
2639       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2640                               NodeToMatch) ||
2641           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2642                          NodeToMatch, OptLevel,
2643                          true/*We validate our own chains*/))
2644         break;
2646       continue;
2647     }
2648     case OPC_EmitInteger: {
2649       MVT::SimpleValueType VT =
2650         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2651       int64_t Val = MatcherTable[MatcherIndex++];
2652       if (Val & 128)
2653         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2654       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2655                               CurDAG->getTargetConstant(Val, VT), (SDNode*)0));
2656       continue;
2657     }
2658     case OPC_EmitRegister: {
2659       MVT::SimpleValueType VT =
2660         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2661       unsigned RegNo = MatcherTable[MatcherIndex++];
2662       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2663                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2664       continue;
2665     }
2666     case OPC_EmitRegister2: {
2667       // For targets w/ more than 256 register names, the register enum
2668       // values are stored in two bytes in the matcher table (just like
2669       // opcodes).
2670       MVT::SimpleValueType VT =
2671         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2672       unsigned RegNo = MatcherTable[MatcherIndex++];
2673       RegNo |= MatcherTable[MatcherIndex++] << 8;
2674       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2675                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2676       continue;
2677     }
2679     case OPC_EmitConvertToTarget:  {
2680       // Convert from IMM/FPIMM to target version.
2681       unsigned RecNo = MatcherTable[MatcherIndex++];
2682       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2683       SDValue Imm = RecordedNodes[RecNo].first;
2685       if (Imm->getOpcode() == ISD::Constant) {
2686         const ConstantInt *Val=cast<ConstantSDNode>(Imm)->getConstantIntValue();
2687         Imm = CurDAG->getConstant(*Val, Imm.getValueType(), true);
2688       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2689         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2690         Imm = CurDAG->getConstantFP(*Val, Imm.getValueType(), true);
2691       }
2693       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2694       continue;
2695     }
2697     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2698     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2699       // These are space-optimized forms of OPC_EmitMergeInputChains.
2700       assert(InputChain.getNode() == 0 &&
2701              "EmitMergeInputChains should be the first chain producing node");
2702       assert(ChainNodesMatched.empty() &&
2703              "Should only have one EmitMergeInputChains per match");
2705       // Read all of the chained nodes.
2706       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2707       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2708       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2710       // FIXME: What if other value results of the node have uses not matched
2711       // by this pattern?
2712       if (ChainNodesMatched.back() != NodeToMatch &&
2713           !RecordedNodes[RecNo].first.hasOneUse()) {
2714         ChainNodesMatched.clear();
2715         break;
2716       }
2718       // Merge the input chains if they are not intra-pattern references.
2719       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2721       if (InputChain.getNode() == 0)
2722         break;  // Failed to merge.
2723       continue;
2724     }
2726     case OPC_EmitMergeInputChains: {
2727       assert(InputChain.getNode() == 0 &&
2728              "EmitMergeInputChains should be the first chain producing node");
2729       // This node gets a list of nodes we matched in the input that have
2730       // chains.  We want to token factor all of the input chains to these nodes
2731       // together.  However, if any of the input chains is actually one of the
2732       // nodes matched in this pattern, then we have an intra-match reference.
2733       // Ignore these because the newly token factored chain should not refer to
2734       // the old nodes.
2735       unsigned NumChains = MatcherTable[MatcherIndex++];
2736       assert(NumChains != 0 && "Can't TF zero chains");
2738       assert(ChainNodesMatched.empty() &&
2739              "Should only have one EmitMergeInputChains per match");
2741       // Read all of the chained nodes.
2742       for (unsigned i = 0; i != NumChains; ++i) {
2743         unsigned RecNo = MatcherTable[MatcherIndex++];
2744         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2745         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2747         // FIXME: What if other value results of the node have uses not matched
2748         // by this pattern?
2749         if (ChainNodesMatched.back() != NodeToMatch &&
2750             !RecordedNodes[RecNo].first.hasOneUse()) {
2751           ChainNodesMatched.clear();
2752           break;
2753         }
2754       }
2756       // If the inner loop broke out, the match fails.
2757       if (ChainNodesMatched.empty())
2758         break;
2760       // Merge the input chains if they are not intra-pattern references.
2761       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2763       if (InputChain.getNode() == 0)
2764         break;  // Failed to merge.
2766       continue;
2767     }
2769     case OPC_EmitCopyToReg: {
2770       unsigned RecNo = MatcherTable[MatcherIndex++];
2771       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2772       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2774       if (InputChain.getNode() == 0)
2775         InputChain = CurDAG->getEntryNode();
2777       InputChain = CurDAG->getCopyToReg(InputChain, SDLoc(NodeToMatch),
2778                                         DestPhysReg, RecordedNodes[RecNo].first,
2779                                         InputGlue);
2781       InputGlue = InputChain.getValue(1);
2782       continue;
2783     }
2785     case OPC_EmitNodeXForm: {
2786       unsigned XFormNo = MatcherTable[MatcherIndex++];
2787       unsigned RecNo = MatcherTable[MatcherIndex++];
2788       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2789       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2790       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, (SDNode*) 0));
2791       continue;
2792     }
2794     case OPC_EmitNode:
2795     case OPC_MorphNodeTo: {
2796       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2797       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2798       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2799       // Get the result VT list.
2800       unsigned NumVTs = MatcherTable[MatcherIndex++];
2801       SmallVector<EVT, 4> VTs;
2802       for (unsigned i = 0; i != NumVTs; ++i) {
2803         MVT::SimpleValueType VT =
2804           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2805         if (VT == MVT::iPTR) VT = getTargetLowering()->getPointerTy().SimpleTy;
2806         VTs.push_back(VT);
2807       }
2809       if (EmitNodeInfo & OPFL_Chain)
2810         VTs.push_back(MVT::Other);
2811       if (EmitNodeInfo & OPFL_GlueOutput)
2812         VTs.push_back(MVT::Glue);
2814       // This is hot code, so optimize the two most common cases of 1 and 2
2815       // results.
2816       SDVTList VTList;
2817       if (VTs.size() == 1)
2818         VTList = CurDAG->getVTList(VTs[0]);
2819       else if (VTs.size() == 2)
2820         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2821       else
2822         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2824       // Get the operand list.
2825       unsigned NumOps = MatcherTable[MatcherIndex++];
2826       SmallVector<SDValue, 8> Ops;
2827       for (unsigned i = 0; i != NumOps; ++i) {
2828         unsigned RecNo = MatcherTable[MatcherIndex++];
2829         if (RecNo & 128)
2830           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2832         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2833         Ops.push_back(RecordedNodes[RecNo].first);
2834       }
2836       // If there are variadic operands to add, handle them now.
2837       if (EmitNodeInfo & OPFL_VariadicInfo) {
2838         // Determine the start index to copy from.
2839         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2840         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2841         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2842                "Invalid variadic node");
2843         // Copy all of the variadic operands, not including a potential glue
2844         // input.
2845         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2846              i != e; ++i) {
2847           SDValue V = NodeToMatch->getOperand(i);
2848           if (V.getValueType() == MVT::Glue) break;
2849           Ops.push_back(V);
2850         }
2851       }
2853       // If this has chain/glue inputs, add them.
2854       if (EmitNodeInfo & OPFL_Chain)
2855         Ops.push_back(InputChain);
2856       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != 0)
2857         Ops.push_back(InputGlue);
2859       // Create the node.
2860       SDNode *Res = 0;
2861       if (Opcode != OPC_MorphNodeTo) {
2862         // If this is a normal EmitNode command, just create the new node and
2863         // add the results to the RecordedNodes list.
2864         Res = CurDAG->getMachineNode(TargetOpc, SDLoc(NodeToMatch),
2865                                      VTList, Ops);
2867         // Add all the non-glue/non-chain results to the RecordedNodes list.
2868         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2869           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
2870           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
2871                                                              (SDNode*) 0));
2872         }
2874       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
2875         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2876                         EmitNodeInfo);
2877       } else {
2878         // NodeToMatch was eliminated by CSE when the target changed the DAG.
2879         // We will visit the equivalent node later.
2880         DEBUG(dbgs() << "Node was eliminated by CSE\n");
2881         return 0;
2882       }
2884       // If the node had chain/glue results, update our notion of the current
2885       // chain and glue.
2886       if (EmitNodeInfo & OPFL_GlueOutput) {
2887         InputGlue = SDValue(Res, VTs.size()-1);
2888         if (EmitNodeInfo & OPFL_Chain)
2889           InputChain = SDValue(Res, VTs.size()-2);
2890       } else if (EmitNodeInfo & OPFL_Chain)
2891         InputChain = SDValue(Res, VTs.size()-1);
2893       // If the OPFL_MemRefs glue is set on this node, slap all of the
2894       // accumulated memrefs onto it.
2895       //
2896       // FIXME: This is vastly incorrect for patterns with multiple outputs
2897       // instructions that access memory and for ComplexPatterns that match
2898       // loads.
2899       if (EmitNodeInfo & OPFL_MemRefs) {
2900         // Only attach load or store memory operands if the generated
2901         // instruction may load or store.
2902         const MCInstrDesc &MCID = TM.getInstrInfo()->get(TargetOpc);
2903         bool mayLoad = MCID.mayLoad();
2904         bool mayStore = MCID.mayStore();
2906         unsigned NumMemRefs = 0;
2907         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
2908                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2909           if ((*I)->isLoad()) {
2910             if (mayLoad)
2911               ++NumMemRefs;
2912           } else if ((*I)->isStore()) {
2913             if (mayStore)
2914               ++NumMemRefs;
2915           } else {
2916             ++NumMemRefs;
2917           }
2918         }
2920         MachineSDNode::mmo_iterator MemRefs =
2921           MF->allocateMemRefsArray(NumMemRefs);
2923         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
2924         for (SmallVectorImpl<MachineMemOperand *>::const_iterator I =
2925                MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2926           if ((*I)->isLoad()) {
2927             if (mayLoad)
2928               *MemRefsPos++ = *I;
2929           } else if ((*I)->isStore()) {
2930             if (mayStore)
2931               *MemRefsPos++ = *I;
2932           } else {
2933             *MemRefsPos++ = *I;
2934           }
2935         }
2937         cast<MachineSDNode>(Res)
2938           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
2939       }
2941       DEBUG(dbgs() << "  "
2942                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2943                    << " node: "; Res->dump(CurDAG); dbgs() << "\n");
2945       // If this was a MorphNodeTo then we're completely done!
2946       if (Opcode == OPC_MorphNodeTo) {
2947         // Update chain and glue uses.
2948         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2949                             InputGlue, GlueResultNodesMatched, true);
2950         return Res;
2951       }
2953       continue;
2954     }
2956     case OPC_MarkGlueResults: {
2957       unsigned NumNodes = MatcherTable[MatcherIndex++];
2959       // Read and remember all the glue-result nodes.
2960       for (unsigned i = 0; i != NumNodes; ++i) {
2961         unsigned RecNo = MatcherTable[MatcherIndex++];
2962         if (RecNo & 128)
2963           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2965         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2966         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2967       }
2968       continue;
2969     }
2971     case OPC_CompleteMatch: {
2972       // The match has been completed, and any new nodes (if any) have been
2973       // created.  Patch up references to the matched dag to use the newly
2974       // created nodes.
2975       unsigned NumResults = MatcherTable[MatcherIndex++];
2977       for (unsigned i = 0; i != NumResults; ++i) {
2978         unsigned ResSlot = MatcherTable[MatcherIndex++];
2979         if (ResSlot & 128)
2980           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2982         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2983         SDValue Res = RecordedNodes[ResSlot].first;
2985         assert(i < NodeToMatch->getNumValues() &&
2986                NodeToMatch->getValueType(i) != MVT::Other &&
2987                NodeToMatch->getValueType(i) != MVT::Glue &&
2988                "Invalid number of results to complete!");
2989         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2990                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2991                 Res.getValueType() == MVT::iPTR ||
2992                 NodeToMatch->getValueType(i).getSizeInBits() ==
2993                     Res.getValueType().getSizeInBits()) &&
2994                "invalid replacement");
2995         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2996       }
2998       // If the root node defines glue, add it to the glue nodes to update list.
2999       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
3000         GlueResultNodesMatched.push_back(NodeToMatch);
3002       // Update chain and glue uses.
3003       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
3004                           InputGlue, GlueResultNodesMatched, false);
3006       assert(NodeToMatch->use_empty() &&
3007              "Didn't replace all uses of the node?");
3009       // FIXME: We just return here, which interacts correctly with SelectRoot
3010       // above.  We should fix this to not return an SDNode* anymore.
3011       return 0;
3012     }
3013     }
3015     // If the code reached this point, then the match failed.  See if there is
3016     // another child to try in the current 'Scope', otherwise pop it until we
3017     // find a case to check.
3018     DEBUG(dbgs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
3019     ++NumDAGIselRetries;
3020     while (1) {
3021       if (MatchScopes.empty()) {
3022         CannotYetSelect(NodeToMatch);
3023         return 0;
3024       }
3026       // Restore the interpreter state back to the point where the scope was
3027       // formed.
3028       MatchScope &LastScope = MatchScopes.back();
3029       RecordedNodes.resize(LastScope.NumRecordedNodes);
3030       NodeStack.clear();
3031       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
3032       N = NodeStack.back();
3034       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
3035         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
3036       MatcherIndex = LastScope.FailIndex;
3038       DEBUG(dbgs() << "  Continuing at " << MatcherIndex << "\n");
3040       InputChain = LastScope.InputChain;
3041       InputGlue = LastScope.InputGlue;
3042       if (!LastScope.HasChainNodesMatched)
3043         ChainNodesMatched.clear();
3044       if (!LastScope.HasGlueResultNodesMatched)
3045         GlueResultNodesMatched.clear();
3047       // Check to see what the offset is at the new MatcherIndex.  If it is zero
3048       // we have reached the end of this scope, otherwise we have another child
3049       // in the current scope to try.
3050       unsigned NumToSkip = MatcherTable[MatcherIndex++];
3051       if (NumToSkip & 128)
3052         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
3054       // If we have another child in this scope to match, update FailIndex and
3055       // try it.
3056       if (NumToSkip != 0) {
3057         LastScope.FailIndex = MatcherIndex+NumToSkip;
3058         break;
3059       }
3061       // End of this scope, pop it and try the next child in the containing
3062       // scope.
3063       MatchScopes.pop_back();
3064     }
3065   }
3070 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
3071   std::string msg;
3072   raw_string_ostream Msg(msg);
3073   Msg << "Cannot select: ";
3075   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
3076       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
3077       N->getOpcode() != ISD::INTRINSIC_VOID) {
3078     N->printrFull(Msg, CurDAG);
3079     Msg << "\nIn function: " << MF->getName();
3080   } else {
3081     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
3082     unsigned iid =
3083       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
3084     if (iid < Intrinsic::num_intrinsics)
3085       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
3086     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
3087       Msg << "target intrinsic %" << TII->getName(iid);
3088     else
3089       Msg << "unknown intrinsic #" << iid;
3090   }
3091   report_fatal_error(Msg.str());
3094 char SelectionDAGISel::ID = 0;