lib/Target/X86/X86InstrAVX512.td

   1 multiclass AVX512_masking<bits<8> O, Format F, dag Outs, dag Ins,
   2                               string OpcodeStr,
   3                               string AttSrcAsm, string IntelSrcAsm,
   4                               dag RHS, ValueType OpVT,
   5                               RegisterClass RC, RegisterClass KRC> {
   6   def NAME: AVX512<O, F, Outs, Ins,
   7                        OpcodeStr#" \t{"#AttSrcAsm#", $dst|"#
   8                                       "$dst, "#IntelSrcAsm#"}",
   9                        [(set RC:$dst, RHS)]>;
  10
  11   // Prefer over VMOV*rrk Pat<>
  12   let Constraints = "$src0 = $dst", AddedComplexity = 20 in
  13     def NAME#k: AVX512<O, F, Outs,
  14                        !con((ins RC:$src0, KRC:$mask), Ins),
  15                        OpcodeStr#" \t{"#AttSrcAsm#", $dst {${mask}}|"#
  16                                       "$dst {${mask}}, "#IntelSrcAsm#"}",
  17                        [(set RC:$dst,
  18                              (vselect KRC:$mask, RHS, RC:$src0))]>,
  19               EVEX_K;
  20   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
  21     def NAME#kz: AVX512<O, F, Outs,
  22                        !con((ins KRC:$mask), Ins),
  23                        OpcodeStr#" \t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
  24                                       "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
  25                        [(set RC:$dst,
  26                              (vselect KRC:$mask, RHS,
  27                                       (OpVT (bitconvert
  28                                               (v16i32 immAllZerosV)))))]>,
  29               EVEX_KZ;
  30 }
  31
  32 // Bitcasts between 512-bit vector types. Return the original type since
  33 // no instruction is needed for the conversion
  34 let Predicates = [HasAVX512] in {
  35   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
  36   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
  37   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
  38   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
  39   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
  40   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
  41   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
  42   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
  43   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
  44   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
  45   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
  46   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
  47   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
  48   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
  49   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
  50   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
  51   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
  52   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
  53   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
  54   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
  55   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
  56   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
  57   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
  58   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
  59   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
  60   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
  61   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
  62   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
  63   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
  64   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
  65   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
  66
  67   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
  68   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
  69   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
  70   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
  71   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
  72   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
  73   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
  74   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
  75   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
  76   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
  77   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
  78   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
  79   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
  80   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
  81   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
  82   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
  83   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
  84   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
  85   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
  86   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
  87   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
  88   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
  89   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
  90   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
  91   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
  92   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
  93   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
  94   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
  95   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
  96   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
  97
  98 // Bitcasts between 256-bit vector types. Return the original type since
  99 // no instruction is needed for the conversion
 100   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 101   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 102   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 103   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 104   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 105   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 106   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 107   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 108   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 109   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 110   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 111   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 112   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 113   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 114   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 115   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 116   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 117   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 118   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 119   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 120   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 121   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 122   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 123   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 124   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 125   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 126   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 127   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 128   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 129   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 130 }
 131
 132 //
 133 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 134 //
 135
 136 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 137     isPseudo = 1, Predicates = [HasAVX512] in {
 138 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 139                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 140 }
 141
 142 let Predicates = [HasAVX512] in {
 143 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 144 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 145 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 146 }
 147
 148 //===----------------------------------------------------------------------===//
 149 // AVX-512 - VECTOR INSERT
 150 //
 151 // -- 32x8 form --
 152 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 153 def VINSERTF32x4rr : AVX512AIi8<0x18, MRMSrcReg, (outs VR512:$dst),
 154           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 155           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 156           []>, EVEX_4V, EVEX_V512;
 157 let mayLoad = 1 in
 158 def VINSERTF32x4rm : AVX512AIi8<0x18, MRMSrcMem, (outs VR512:$dst),
 159           (ins VR512:$src1, f128mem:$src2, i8imm:$src3),
 160           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 161           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 162 }
 163
 164 // -- 64x4 fp form --
 165 let hasSideEffects = 0, ExeDomain = SSEPackedDouble in {
 166 def VINSERTF64x4rr : AVX512AIi8<0x1a, MRMSrcReg, (outs VR512:$dst),
 167           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 168           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 169           []>, EVEX_4V, EVEX_V512, VEX_W;
 170 let mayLoad = 1 in
 171 def VINSERTF64x4rm : AVX512AIi8<0x1a, MRMSrcMem, (outs VR512:$dst),
 172           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 173           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 174           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 175 }
 176 // -- 32x4 integer form --
 177 let hasSideEffects = 0 in {
 178 def VINSERTI32x4rr : AVX512AIi8<0x38, MRMSrcReg, (outs VR512:$dst),
 179           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 180           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 181           []>, EVEX_4V, EVEX_V512;
 182 let mayLoad = 1 in
 183 def VINSERTI32x4rm : AVX512AIi8<0x38, MRMSrcMem, (outs VR512:$dst),
 184           (ins VR512:$src1, i128mem:$src2, i8imm:$src3),
 185           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 186           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 187 }
 188
 189 let hasSideEffects = 0 in {
 190 // -- 64x4 form --
 191 def VINSERTI64x4rr : AVX512AIi8<0x3a, MRMSrcReg, (outs VR512:$dst),
 192           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 193           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 194           []>, EVEX_4V, EVEX_V512, VEX_W;
 195 let mayLoad = 1 in
 196 def VINSERTI64x4rm : AVX512AIi8<0x3a, MRMSrcMem, (outs VR512:$dst),
 197           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 198           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 199           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 200 }
 201
 202 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (v4f32 VR128X:$src2),
 203            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 204                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 205 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (v2f64 VR128X:$src2),
 206            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 207                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 208 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v2i64 VR128X:$src2),
 209            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 210                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 211 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v4i32 VR128X:$src2),
 212            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 213                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 214
 215 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (loadv4f32 addr:$src2),
 216            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 217                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 218 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1),
 219                   (bc_v4i32 (loadv2i64 addr:$src2)),
 220            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 221                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 222 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (loadv2f64 addr:$src2),
 223            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 224                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 225 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (loadv2i64 addr:$src2),
 226            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 227                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 228
 229 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (v8f32 VR256X:$src2),
 230            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 231                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 232 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (v4f64 VR256X:$src2),
 233            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 234                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 235 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v4i64 VR256X:$src2),
 236            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 237                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 238 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v8i32 VR256X:$src2),
 239            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 240                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 241
 242 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (loadv8f32 addr:$src2),
 243            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 244                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 245 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (loadv4f64 addr:$src2),
 246            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 247                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 248 def : Pat<(vinsert256_insert:$ins (v8i64  VR512:$src1), (loadv4i64 addr:$src2),
 249            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 250                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 251 def : Pat<(vinsert256_insert:$ins (v16i32 VR512:$src1),
 252                         (bc_v8i32 (loadv4i64 addr:$src2)),
 253            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 254                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 255
 256 // vinsertps - insert f32 to XMM
 257 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 258       (ins VR128X:$src1, VR128X:$src2, u32u8imm:$src3),
 259       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 260       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 261       EVEX_4V;
 262 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 263       (ins VR128X:$src1, f32mem:$src2, u32u8imm:$src3),
 264       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 265       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 266                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 267                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 268
 269 //===----------------------------------------------------------------------===//
 270 // AVX-512 VECTOR EXTRACT
 271 //---
 272 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 273 // -- 32x4 form --
 274 def VEXTRACTF32x4rr : AVX512AIi8<0x19, MRMDestReg, (outs VR128X:$dst),
 275           (ins VR512:$src1, i8imm:$src2),
 276           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 277           []>, EVEX, EVEX_V512;
 278 def VEXTRACTF32x4mr : AVX512AIi8<0x19, MRMDestMem, (outs),
 279           (ins f128mem:$dst, VR512:$src1, i8imm:$src2),
 280           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 281           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 282
 283 // -- 64x4 form --
 284 def VEXTRACTF64x4rr : AVX512AIi8<0x1b, MRMDestReg, (outs VR256X:$dst),
 285           (ins VR512:$src1, i8imm:$src2),
 286           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 287           []>, EVEX, EVEX_V512, VEX_W;
 288 let mayStore = 1 in
 289 def VEXTRACTF64x4mr : AVX512AIi8<0x1b, MRMDestMem, (outs),
 290           (ins f256mem:$dst, VR512:$src1, i8imm:$src2),
 291           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 292           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 293 }
 294
 295 let hasSideEffects = 0 in {
 296 // -- 32x4 form --
 297 def VEXTRACTI32x4rr : AVX512AIi8<0x39, MRMDestReg, (outs VR128X:$dst),
 298           (ins VR512:$src1, i8imm:$src2),
 299           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 300           []>, EVEX, EVEX_V512;
 301 def VEXTRACTI32x4mr : AVX512AIi8<0x39, MRMDestMem, (outs),
 302           (ins i128mem:$dst, VR512:$src1, i8imm:$src2),
 303           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 304           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 305
 306 // -- 64x4 form --
 307 def VEXTRACTI64x4rr : AVX512AIi8<0x3b, MRMDestReg, (outs VR256X:$dst),
 308           (ins VR512:$src1, i8imm:$src2),
 309           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 310           []>, EVEX, EVEX_V512, VEX_W;
 311 let mayStore = 1 in
 312 def VEXTRACTI64x4mr : AVX512AIi8<0x3b, MRMDestMem, (outs),
 313           (ins i256mem:$dst, VR512:$src1, i8imm:$src2),
 314           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 315           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 316 }
 317
 318 def : Pat<(vextract128_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 319           (v4f32 (VEXTRACTF32x4rr VR512:$src1,
 320                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 321
 322 def : Pat<(vextract128_extract:$ext VR512:$src1, (iPTR imm)),
 323           (v4i32 (VEXTRACTF32x4rr VR512:$src1,
 324                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 325
 326 def : Pat<(vextract128_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 327           (v2f64 (VEXTRACTF32x4rr VR512:$src1,
 328                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 329
 330 def : Pat<(vextract128_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 331           (v2i64 (VEXTRACTI32x4rr VR512:$src1,
 332                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 333
 334
 335 def : Pat<(vextract256_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 336           (v8f32 (VEXTRACTF64x4rr VR512:$src1,
 337                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 338
 339 def : Pat<(vextract256_extract:$ext (v16i32 VR512:$src1), (iPTR imm)),
 340           (v8i32 (VEXTRACTI64x4rr VR512:$src1,
 341                     (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 342
 343 def : Pat<(vextract256_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 344           (v4f64 (VEXTRACTF64x4rr VR512:$src1,
 345                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 346
 347 def : Pat<(vextract256_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 348           (v4i64 (VEXTRACTI64x4rr VR512:$src1,
 349                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 350
 351 // A 256-bit subvector extract from the first 512-bit vector position
 352 // is a subregister copy that needs no instruction.
 353 def : Pat<(v8i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 354           (v8i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_ymm))>;
 355 def : Pat<(v8f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 356           (v8f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_ymm))>;
 357 def : Pat<(v4i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 358           (v4i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_ymm))>;
 359 def : Pat<(v4f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 360           (v4f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_ymm))>;
 361
 362 // zmm -> xmm
 363 def : Pat<(v4i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 364           (v4i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 365 def : Pat<(v2i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 366           (v2i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 367 def : Pat<(v2f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 368           (v2f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 369 def : Pat<(v4f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 370           (v4f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 371
 372
 373 // A 128-bit subvector insert to the first 512-bit vector position
 374 // is a subregister copy that needs no instruction.
 375 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 376           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 377           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 378           sub_ymm)>;
 379 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 380           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 381           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 382           sub_ymm)>;
 383 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 384           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 385           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 386           sub_ymm)>;
 387 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 388           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 389           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 390           sub_ymm)>;
 391
 392 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 393           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 394 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 395           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 396 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 397           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 398 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 399           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 400
 401 // vextractps - extract 32 bits from XMM
 402 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 403       (ins VR128X:$src1, u32u8imm:$src2),
 404       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 405       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 406       EVEX;
 407
 408 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 409       (ins f32mem:$dst, VR128X:$src1, u32u8imm:$src2),
 410       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 411       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 412                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 413
 414 //===---------------------------------------------------------------------===//
 415 // AVX-512 BROADCAST
 416 //---
 417 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 418                          RegisterClass DestRC,
 419                          RegisterClass SrcRC, X86MemOperand x86memop> {
 420   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 421          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 422          []>, EVEX;
 423   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 424         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 425 }
 426 let ExeDomain = SSEPackedSingle in {
 427   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 428                                        VR128X, f32mem>,
 429                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 430 }
 431
 432 let ExeDomain = SSEPackedDouble in {
 433   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 434                                        VR128X, f64mem>,
 435                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 436 }
 437
 438 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 439           (VBROADCASTSSZrm addr:$src)>;
 440 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 441           (VBROADCASTSDZrm addr:$src)>;
 442
 443 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 444           (VBROADCASTSSZrm addr:$src)>;
 445 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 446           (VBROADCASTSDZrm addr:$src)>;
 447
 448 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 449                           RegisterClass SrcRC, RegisterClass KRC> {
 450   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 451                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 452                    []>, EVEX, EVEX_V512;
 453   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 454                    (ins KRC:$mask, SrcRC:$src),
 455                    !strconcat(OpcodeStr,
 456                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 457                    []>, EVEX, EVEX_V512, EVEX_KZ;
 458 }
 459
 460 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 461 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 462                                             VEX_W;
 463
 464 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 465            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 466
 467 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 468            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 469
 470 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 471         (VPBROADCASTDrZrr GR32:$src)>;
 472 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 473         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 474 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 475         (VPBROADCASTQrZrr GR64:$src)>;
 476 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 477         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 478
 479 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 480         (VPBROADCASTDrZrr GR32:$src)>;
 481 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 482         (VPBROADCASTQrZrr GR64:$src)>;
 483
 484 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 485                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 486           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 487 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 488                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 489           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 490
 491 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 492                           X86MemOperand x86memop, PatFrag ld_frag,
 493                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 494                           RegisterClass KRC> {
 495   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 496                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 497                   [(set DstRC:$dst,
 498                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 499   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 500                                                          VR128X:$src),
 501                     !strconcat(OpcodeStr,
 502                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 503                     [(set DstRC:$dst,
 504                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 505                     EVEX, EVEX_KZ;
 506   let mayLoad = 1 in {
 507   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 508                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 509                   [(set DstRC:$dst,
 510                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 511   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 512                                                          x86memop:$src),
 513                   !strconcat(OpcodeStr,
 514                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 515                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 516                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 517   }
 518 }
 519
 520 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 521                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 522                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 523 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 524                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 525                       EVEX_CD8<64, CD8VT1>;
 526
 527 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 528                           X86MemOperand x86memop, PatFrag ld_frag,
 529                           RegisterClass KRC> {
 530   let mayLoad = 1 in {
 531   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 532                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 533                   []>, EVEX;
 534   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 535                                                          x86memop:$src),
 536                   !strconcat(OpcodeStr,
 537                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 538                   []>, EVEX, EVEX_KZ;
 539   }
 540 }
 541
 542 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 543                        i128mem, loadv2i64, VK16WM>,
 544                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 545 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 546                        i256mem, loadv4i64, VK16WM>, VEX_W,
 547                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 548
 549 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 550           (VPBROADCASTDZrr VR128X:$src)>;
 551 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 552           (VPBROADCASTQZrr VR128X:$src)>;
 553
 554 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 555           (VBROADCASTSSZrr VR128X:$src)>;
 556 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 557           (VBROADCASTSDZrr VR128X:$src)>;
 558
 559 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 560           (VBROADCASTSSZrr VR128X:$src)>;
 561 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 562           (VBROADCASTSDZrr VR128X:$src)>;
 563
 564 // Provide fallback in case the load node that is used in the patterns above
 565 // is used by additional users, which prevents the pattern selection.
 566 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 567           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 568 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 569           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 570
 571
 572 let Predicates = [HasAVX512] in {
 573 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 574            (EXTRACT_SUBREG
 575               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 576                        addr:$src)), sub_ymm)>;
 577 }
 578 //===----------------------------------------------------------------------===//
 579 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 580 //---
 581
 582 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 583                        RegisterClass DstRC, RegisterClass KRC,
 584                        ValueType OpVT, ValueType SrcVT> {
 585 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 586                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 587                   []>, EVEX;
 588 }
 589
 590 let Predicates = [HasCDI] in {
 591 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 592                                              VK16, v16i32, v16i1>, EVEX_V512;
 593 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 594                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 595 }
 596
 597 //===----------------------------------------------------------------------===//
 598 // AVX-512 - VPERM
 599 //
 600 // -- immediate form --
 601 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 602                          SDNode OpNode, PatFrag mem_frag,
 603                          X86MemOperand x86memop, ValueType OpVT> {
 604   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 605                      (ins RC:$src1, i8imm:$src2),
 606                      !strconcat(OpcodeStr,
 607                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 608                      [(set RC:$dst,
 609                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 610                      EVEX;
 611   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 612                      (ins x86memop:$src1, i8imm:$src2),
 613                      !strconcat(OpcodeStr,
 614                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 615                      [(set RC:$dst,
 616                        (OpVT (OpNode (mem_frag addr:$src1),
 617                               (i8 imm:$src2))))]>, EVEX;
 618 }
 619
 620 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 621                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 622 let ExeDomain = SSEPackedDouble in
 623 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 624                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 625
 626 // -- VPERM - register form --
 627 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 628                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 629
 630   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 631                    (ins RC:$src1, RC:$src2),
 632                    !strconcat(OpcodeStr,
 633                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 634                    [(set RC:$dst,
 635                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 636
 637   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 638                    (ins RC:$src1, x86memop:$src2),
 639                    !strconcat(OpcodeStr,
 640                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 641                    [(set RC:$dst,
 642                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 643                      EVEX_4V;
 644 }
 645
 646 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 647                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 648 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 649                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 650 let ExeDomain = SSEPackedSingle in
 651 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 652                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 653 let ExeDomain = SSEPackedDouble in
 654 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 655                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 656
 657 // -- VPERM2I - 3 source operands form --
 658 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 659                           PatFrag mem_frag, X86MemOperand x86memop,
 660                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 661 let Constraints = "$src1 = $dst" in {
 662   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 663                    (ins RC:$src1, RC:$src2, RC:$src3),
 664                    !strconcat(OpcodeStr,
 665                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 666                    [(set RC:$dst,
 667                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 668                     EVEX_4V;
 669
 670   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 671                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 672                    !strconcat(OpcodeStr,
 673                        " \t{$src3, $src2, $dst {${mask}}|"
 674                        "$dst {${mask}}, $src2, $src3}"),
 675                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 676                                            (OpNode RC:$src1, RC:$src2,
 677                                               RC:$src3),
 678                                            RC:$src1)))]>,
 679                     EVEX_4V, EVEX_K;
 680
 681   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 682     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 683                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 684                    !strconcat(OpcodeStr,
 685                        " \t{$src3, $src2, $dst {${mask}} {z} |",
 686                        "$dst {${mask}} {z}, $src2, $src3}"),
 687                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 688                                            (OpNode RC:$src1, RC:$src2,
 689                                               RC:$src3),
 690                                            (OpVT (bitconvert
 691                                               (v16i32 immAllZerosV))))))]>,
 692                     EVEX_4V, EVEX_KZ;
 693
 694   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 695                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 696                    !strconcat(OpcodeStr,
 697                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 698                    [(set RC:$dst,
 699                      (OpVT (OpNode RC:$src1, RC:$src2,
 700                       (mem_frag addr:$src3))))]>, EVEX_4V;
 701
 702   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 703                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 704                    !strconcat(OpcodeStr,
 705                     " \t{$src3, $src2, $dst {${mask}}|"
 706                     "$dst {${mask}}, $src2, $src3}"),
 707                    [(set RC:$dst,
 708                        (OpVT (vselect KRC:$mask,
 709                                       (OpNode RC:$src1, RC:$src2,
 710                                          (mem_frag addr:$src3)),
 711                                       RC:$src1)))]>,
 712                     EVEX_4V, EVEX_K;
 713
 714   let AddedComplexity = 10 in // Prefer over the rrkz variant
 715     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 716                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 717                    !strconcat(OpcodeStr,
 718                     " \t{$src3, $src2, $dst {${mask}} {z}|"
 719                     "$dst {${mask}} {z}, $src2, $src3}"),
 720                    [(set RC:$dst,
 721                      (OpVT (vselect KRC:$mask,
 722                                     (OpNode RC:$src1, RC:$src2,
 723                                             (mem_frag addr:$src3)),
 724                                     (OpVT (bitconvert
 725                                        (v16i32 immAllZerosV))))))]>,
 726                     EVEX_4V, EVEX_KZ;
 727   }
 728 }
 729 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 730                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 731                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 732 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 733                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 734                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 735 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 736                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 737                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 738 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 739                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 740                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 741
 742 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 743                           PatFrag mem_frag, X86MemOperand x86memop,
 744                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 745                           ValueType MaskVT, RegisterClass MRC> :
 746         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 747                          OpVT, KRC> {
 748   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 749                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 750             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 751
 752   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 753                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 754             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 755               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 756 }
 757
 758 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 759                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
 760                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 761 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
 762                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
 763                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 764 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
 765                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
 766                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 767 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
 768                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
 769                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 770
 771 //===----------------------------------------------------------------------===//
 772 // AVX-512 - BLEND using mask
 773 //
 774 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 775                           RegisterClass KRC, RegisterClass RC,
 776                           X86MemOperand x86memop, PatFrag mem_frag,
 777                           SDNode OpNode, ValueType vt> {
 778   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 779              (ins KRC:$mask, RC:$src1, RC:$src2),
 780              !strconcat(OpcodeStr,
 781              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 782              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 783                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 784   let mayLoad = 1 in
 785   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 786              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 787              !strconcat(OpcodeStr,
 788              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 789              []>, EVEX_4V, EVEX_K;
 790 }
 791
 792 let ExeDomain = SSEPackedSingle in
 793 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 794                               VK16WM, VR512, f512mem,
 795                               memopv16f32, vselect, v16f32>,
 796                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 797 let ExeDomain = SSEPackedDouble in
 798 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 799                               VK8WM, VR512, f512mem,
 800                               memopv8f64, vselect, v8f64>,
 801                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 802
 803 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 804                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 805         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 806          VR512:$src1, VR512:$src2)>;
 807
 808 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 809                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 810         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 811          VR512:$src1, VR512:$src2)>;
 812
 813 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 814                               VK16WM, VR512, f512mem,
 815                               memopv16i32, vselect, v16i32>,
 816                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 817
 818 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 819                               VK8WM, VR512, f512mem,
 820                               memopv8i64, vselect, v8i64>,
 821                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 822
 823 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
 824                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
 825         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
 826          VR512:$src1, VR512:$src2)>;
 827
 828 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
 829                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
 830         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
 831          VR512:$src1, VR512:$src2)>;
 832
 833 let Predicates = [HasAVX512] in {
 834 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 835                             (v8f32 VR256X:$src2))),
 836             (EXTRACT_SUBREG
 837               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 838             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 839             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 840
 841 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 842                             (v8i32 VR256X:$src2))),
 843             (EXTRACT_SUBREG
 844                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 845             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 846             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 847 }
 848 //===----------------------------------------------------------------------===//
 849 // Compare Instructions
 850 //===----------------------------------------------------------------------===//
 851
 852 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
 853 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
 854                             Operand CC, SDNode OpNode, ValueType VT,
 855                             PatFrag ld_frag, string asm, string asm_alt> {
 856   def rr : AVX512Ii8<0xC2, MRMSrcReg,
 857                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 858                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
 859                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 860   def rm : AVX512Ii8<0xC2, MRMSrcMem,
 861                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 862                 [(set VK1:$dst, (OpNode (VT RC:$src1),
 863                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 864   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 865     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
 866                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 867                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 868     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
 869                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 870                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 871   }
 872 }
 873
 874 let Predicates = [HasAVX512] in {
 875 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
 876                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 877                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 878                  XS;
 879 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
 880                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 881                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 882                  XD, VEX_W;
 883 }
 884
 885 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 886               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 887               SDNode OpNode, ValueType vt> {
 888   def rr : AVX512BI<opc, MRMSrcReg,
 889              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
 890              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 891              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
 892              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 893   def rm : AVX512BI<opc, MRMSrcMem,
 894              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
 895              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 896              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2)))],
 897              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 898 }
 899
 900 defm VPCMPEQDZ : avx512_icmp_packed<0x76, "vpcmpeqd", VK16, VR512, i512mem,
 901                            memopv16i32, X86pcmpeqm, v16i32>, EVEX_V512,
 902                            EVEX_CD8<32, CD8VF>;
 903 defm VPCMPEQQZ : avx512_icmp_packed<0x29, "vpcmpeqq", VK8, VR512, i512mem,
 904                            memopv8i64, X86pcmpeqm, v8i64>, T8PD, EVEX_V512,
 905                            VEX_W, EVEX_CD8<64, CD8VF>;
 906
 907 defm VPCMPGTDZ : avx512_icmp_packed<0x66, "vpcmpgtd", VK16, VR512, i512mem,
 908                            memopv16i32, X86pcmpgtm, v16i32>, EVEX_V512,
 909                            EVEX_CD8<32, CD8VF>;
 910 defm VPCMPGTQZ : avx512_icmp_packed<0x37, "vpcmpgtq", VK8, VR512, i512mem,
 911                            memopv8i64, X86pcmpgtm, v8i64>, T8PD, EVEX_V512,
 912                            VEX_W, EVEX_CD8<64, CD8VF>;
 913
 914 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 915             (COPY_TO_REGCLASS (VPCMPGTDZrr
 916             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 917             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 918
 919 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 920             (COPY_TO_REGCLASS (VPCMPEQDZrr
 921             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 922             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 923
 924 multiclass avx512_icmp_cc<bits<8> opc, RegisterClass WMRC, RegisterClass KRC,
 925               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 926               SDNode OpNode, ValueType vt, Operand CC, string Suffix> {
 927   def rri : AVX512AIi8<opc, MRMSrcReg,
 928              (outs KRC:$dst), (ins RC:$src1, RC:$src2, CC:$cc),
 929              !strconcat("vpcmp${cc}", Suffix,
 930                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 931              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2), imm:$cc))],
 932              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 933   def rmi : AVX512AIi8<opc, MRMSrcMem,
 934              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc),
 935              !strconcat("vpcmp${cc}", Suffix,
 936                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 937              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2),
 938                               imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 939   // Accept explicit immediate argument form instead of comparison code.
 940   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 941     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
 942                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 943                !strconcat("vpcmp", Suffix,
 944                   "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
 945                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 946     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
 947                (outs KRC:$dst), (ins WMRC:$mask, RC:$src1, RC:$src2, i8imm:$cc),
 948                !strconcat("vpcmp", Suffix,
 949                   "\t{$cc, $src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2, $cc}"),
 950                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
 951     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
 952                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 953                !strconcat("vpcmp", Suffix,
 954                   "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
 955                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 956     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
 957                (outs KRC:$dst), (ins WMRC:$mask, RC:$src1, x86memop:$src2, i8imm:$cc),
 958                !strconcat("vpcmp", Suffix,
 959                   "\t{$cc, $src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2, $cc}"),
 960                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
 961   }
 962 }
 963
 964 defm VPCMPDZ :  avx512_icmp_cc<0x1F, VK16WM, VK16, VR512, i512mem, memopv16i32,
 965                                X86cmpm, v16i32, AVXCC, "d">,
 966                 EVEX_V512, EVEX_CD8<32, CD8VF>;
 967 defm VPCMPUDZ : avx512_icmp_cc<0x1E, VK16WM, VK16, VR512, i512mem, memopv16i32,
 968                                X86cmpmu, v16i32, AVXCC, "ud">,
 969                 EVEX_V512, EVEX_CD8<32, CD8VF>;
 970
 971 defm VPCMPQZ :  avx512_icmp_cc<0x1F, VK8WM, VK8, VR512, i512mem, memopv8i64,
 972                                X86cmpm, v8i64, AVXCC, "q">,
 973                 VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 974 defm VPCMPUQZ : avx512_icmp_cc<0x1E, VK8WM, VK8, VR512, i512mem, memopv8i64,
 975                                X86cmpmu, v8i64, AVXCC, "uq">,
 976                 VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 977
 978 // avx512_cmp_packed - compare packed instructions
 979 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
 980                            X86MemOperand x86memop, ValueType vt,
 981                            string suffix, Domain d> {
 982   def rri : AVX512PIi8<0xC2, MRMSrcReg,
 983              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 984              !strconcat("vcmp${cc}", suffix,
 985                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 986              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
 987   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
 988              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 989      !strconcat("vcmp${cc}", suffix,
 990                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
 991                 [], d>, EVEX_B;
 992   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
 993              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
 994               !strconcat("vcmp${cc}", suffix,
 995                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
 996              [(set KRC:$dst,
 997               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
 998
 999   // Accept explicit immediate argument form instead of comparison code.
1000   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1001     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1002                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1003               !strconcat("vcmp", suffix,
1004                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1005     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1006                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1007               !strconcat("vcmp", suffix,
1008                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1009   }
1010 }
1011
1012 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1013                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1014                EVEX_CD8<32, CD8VF>;
1015 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1016                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1017                EVEX_CD8<64, CD8VF>;
1018
1019 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1020           (COPY_TO_REGCLASS (VCMPPSZrri
1021             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1022             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1023             imm:$cc), VK8)>;
1024 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1025           (COPY_TO_REGCLASS (VPCMPDZrri
1026             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1027             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1028             imm:$cc), VK8)>;
1029 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1030           (COPY_TO_REGCLASS (VPCMPUDZrri
1031             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1032             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1033             imm:$cc), VK8)>;
1034
1035 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1036                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1037                  FROUND_NO_EXC)),
1038           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1039                              (I8Imm imm:$cc)), GR16)>;
1040
1041 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1042                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1043                  FROUND_NO_EXC)),
1044           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1045                              (I8Imm imm:$cc)), GR8)>;
1046
1047 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1048                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1049                 FROUND_CURRENT)),
1050           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1051                              (I8Imm imm:$cc)), GR16)>;
1052
1053 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1054                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1055                  FROUND_CURRENT)),
1056           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1057                              (I8Imm imm:$cc)), GR8)>;
1058
1059 // Mask register copy, including
1060 // - copy between mask registers
1061 // - load/store mask registers
1062 // - copy from GPR to mask register and vice versa
1063 //
1064 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1065                          string OpcodeStr, RegisterClass KRC,
1066                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1067   let hasSideEffects = 0 in {
1068     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1069                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1070     let mayLoad = 1 in
1071     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1072                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1073                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1074     let mayStore = 1 in
1075     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1076                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1077   }
1078 }
1079
1080 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1081                              string OpcodeStr,
1082                              RegisterClass KRC, RegisterClass GRC> {
1083   let hasSideEffects = 0 in {
1084     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1085                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1086     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1087                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1088   }
1089 }
1090
1091 let Predicates = [HasDQI] in
1092   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1093                                i8mem>,
1094                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1095                VEX, PD;
1096
1097 let Predicates = [HasAVX512] in
1098   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1099                                i16mem>,
1100                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1101                VEX, PS;
1102
1103 let Predicates = [HasBWI] in {
1104   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1105                                i32mem>, VEX, PD, VEX_W;
1106   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1107                VEX, XD;
1108 }
1109
1110 let Predicates = [HasBWI] in {
1111   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1112                                i64mem>, VEX, PS, VEX_W;
1113   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1114                VEX, XD, VEX_W;
1115 }
1116
1117 // GR from/to mask register
1118 let Predicates = [HasDQI] in {
1119   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1120             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1121   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1122             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1123 }
1124 let Predicates = [HasAVX512] in {
1125   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1126             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1127   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1128             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1129 }
1130 let Predicates = [HasBWI] in {
1131   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1132   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1133 }
1134 let Predicates = [HasBWI] in {
1135   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1136   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1137 }
1138
1139 // Load/store kreg
1140 let Predicates = [HasDQI] in {
1141   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1142             (KMOVBmk addr:$dst, VK8:$src)>;
1143 }
1144 let Predicates = [HasAVX512] in {
1145   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1146             (KMOVWmk addr:$dst, VK16:$src)>;
1147   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1148             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1149   def : Pat<(i1 (load addr:$src)),
1150             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1151   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1152             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1153 }
1154 let Predicates = [HasBWI] in {
1155   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1156             (KMOVDmk addr:$dst, VK32:$src)>;
1157 }
1158 let Predicates = [HasBWI] in {
1159   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1160             (KMOVQmk addr:$dst, VK64:$src)>;
1161 }
1162
1163 let Predicates = [HasAVX512] in {
1164   def : Pat<(i1 (trunc (i32 GR32:$src))),
1165             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1166
1167   def : Pat<(i1 (trunc (i8 GR8:$src))),
1168        (COPY_TO_REGCLASS
1169         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1170        VK1)>;
1171   def : Pat<(i1 (trunc (i16 GR16:$src))),
1172        (COPY_TO_REGCLASS
1173         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1174        VK1)>;
1175
1176   def : Pat<(i32 (zext VK1:$src)),
1177             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1178   def : Pat<(i8 (zext VK1:$src)),
1179             (EXTRACT_SUBREG
1180              (AND32ri (KMOVWrk
1181                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1182   def : Pat<(i64 (zext VK1:$src)),
1183             (AND64ri8 (SUBREG_TO_REG (i64 0),
1184              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1185   def : Pat<(i16 (zext VK1:$src)),
1186             (EXTRACT_SUBREG
1187              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1188               sub_16bit)>;
1189   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1190             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1191   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1192             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1193 }
1194 let Predicates = [HasBWI] in {
1195   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1196             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1197   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1198             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1199 }
1200
1201
1202 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1203 let Predicates = [HasAVX512] in {
1204   // GR from/to 8-bit mask without native support
1205   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1206             (COPY_TO_REGCLASS
1207               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1208               VK8)>;
1209   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1210             (EXTRACT_SUBREG
1211               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1212               sub_8bit)>;
1213
1214   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1215             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1216   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1217             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1218 }
1219 let Predicates = [HasBWI] in {
1220   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1221             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1222   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1223             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1224 }
1225
1226 // Mask unary operation
1227 // - KNOT
1228 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1229                             RegisterClass KRC, SDPatternOperator OpNode,
1230                             Predicate prd> {
1231   let Predicates = [prd] in
1232     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1233                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1234                [(set KRC:$dst, (OpNode KRC:$src))]>;
1235 }
1236
1237 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1238                                 SDPatternOperator OpNode> {
1239   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1240                             HasDQI>, VEX, PD;
1241   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1242                             HasAVX512>, VEX, PS;
1243   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1244                             HasBWI>, VEX, PD, VEX_W;
1245   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1246                             HasBWI>, VEX, PS, VEX_W;
1247 }
1248
1249 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1250
1251 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1252   let Predicates = [HasAVX512] in
1253     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1254                 (i16 GR16:$src)),
1255               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1256               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1257 }
1258 defm : avx512_mask_unop_int<"knot", "KNOT">;
1259
1260 let Predicates = [HasDQI] in
1261 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1262 let Predicates = [HasAVX512] in
1263 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1264 let Predicates = [HasBWI] in
1265 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1266 let Predicates = [HasBWI] in
1267 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1268
1269 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1270 let Predicates = [HasAVX512] in {
1271 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1272           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1273
1274 def : Pat<(not VK8:$src),
1275           (COPY_TO_REGCLASS
1276             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1277 }
1278
1279 // Mask binary operation
1280 // - KAND, KANDN, KOR, KXNOR, KXOR
1281 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1282                            RegisterClass KRC, SDPatternOperator OpNode,
1283                            Predicate prd> {
1284   let Predicates = [prd] in
1285     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1286                !strconcat(OpcodeStr,
1287                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1288                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1289 }
1290
1291 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1292                                SDPatternOperator OpNode> {
1293   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1294                              HasDQI>, VEX_4V, VEX_L, PD;
1295   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1296                              HasAVX512>, VEX_4V, VEX_L, PS;
1297   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1298                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1299   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1300                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1301 }
1302
1303 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1304 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1305
1306 let isCommutable = 1 in {
1307   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1308   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1309   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1310   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1311 }
1312 let isCommutable = 0 in
1313   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1314
1315 def : Pat<(xor VK1:$src1, VK1:$src2),
1316      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1317                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1318
1319 def : Pat<(or VK1:$src1, VK1:$src2),
1320      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1321                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1322
1323 def : Pat<(and VK1:$src1, VK1:$src2),
1324      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1325                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1326
1327 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1328   let Predicates = [HasAVX512] in
1329     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1330                 (i16 GR16:$src1), (i16 GR16:$src2)),
1331               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1332               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1333               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1334 }
1335
1336 defm : avx512_mask_binop_int<"kand",  "KAND">;
1337 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1338 defm : avx512_mask_binop_int<"kor",   "KOR">;
1339 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1340 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1341
1342 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1343 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1344   let Predicates = [HasAVX512] in
1345     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1346               (COPY_TO_REGCLASS
1347                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1348                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1349 }
1350
1351 defm : avx512_binop_pat<and,  KANDWrr>;
1352 defm : avx512_binop_pat<andn, KANDNWrr>;
1353 defm : avx512_binop_pat<or,   KORWrr>;
1354 defm : avx512_binop_pat<xnor, KXNORWrr>;
1355 defm : avx512_binop_pat<xor,  KXORWrr>;
1356
1357 // Mask unpacking
1358 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1359                            RegisterClass KRC> {
1360   let Predicates = [HasAVX512] in
1361     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1362                !strconcat(OpcodeStr,
1363                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1364 }
1365
1366 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1367   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1368                             VEX_4V, VEX_L, PD;
1369 }
1370
1371 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1372 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1373           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1374                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1375
1376
1377 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1378   let Predicates = [HasAVX512] in
1379     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1380                 (i16 GR16:$src1), (i16 GR16:$src2)),
1381               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1382               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1383               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1384 }
1385 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1386
1387 // Mask bit testing
1388 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1389                             SDNode OpNode> {
1390   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1391     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1392                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1393                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1394 }
1395
1396 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1397   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1398                             VEX, PS;
1399 }
1400
1401 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1402
1403 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1404           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1405            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1406
1407 // Mask shift
1408 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1409                              SDNode OpNode> {
1410   let Predicates = [HasAVX512] in
1411     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1412                  !strconcat(OpcodeStr,
1413                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1414                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1415 }
1416
1417 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1418                                SDNode OpNode> {
1419   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1420                              VEX, TAPD, VEX_W;
1421 }
1422
1423 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1424 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1425
1426 // Mask setting all 0s or 1s
1427 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1428   let Predicates = [HasAVX512] in
1429     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1430       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1431                      [(set KRC:$dst, (VT Val))]>;
1432 }
1433
1434 multiclass avx512_mask_setop_w<PatFrag Val> {
1435   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1436   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1437 }
1438
1439 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1440 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1441
1442 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1443 let Predicates = [HasAVX512] in {
1444   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1445   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1446   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1447   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1448   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1449 }
1450 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1451           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1452
1453 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1454           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1455
1456 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1457           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1458
1459 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1460           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1461
1462 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1463           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1464 //===----------------------------------------------------------------------===//
1465 // AVX-512 - Aligned and unaligned load and store
1466 //
1467
1468 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1469                        RegisterClass KRC, RegisterClass RC,
1470                        ValueType vt, ValueType zvt, X86MemOperand memop,
1471                        Domain d, bit IsReMaterializable = 1> {
1472 let hasSideEffects = 0 in {
1473   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1474                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1475                     d>, EVEX;
1476   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1477                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1478                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1479   }
1480   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1481       SchedRW = [WriteLoad] in
1482   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1483                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1484                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1485                     d>, EVEX;
1486
1487   let AddedComplexity = 20 in {
1488   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1489   let hasSideEffects = 0 in
1490     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1491                      (ins RC:$src0, KRC:$mask, RC:$src1),
1492                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1493                       "${dst} {${mask}}, $src1}"),
1494                      [(set RC:$dst, (vt (vselect KRC:$mask,
1495                                           (vt RC:$src1),
1496                                           (vt RC:$src0))))],
1497                      d>, EVEX, EVEX_K;
1498   let mayLoad = 1, SchedRW = [WriteLoad] in
1499     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1500                      (ins RC:$src0, KRC:$mask, memop:$src1),
1501                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1502                       "${dst} {${mask}}, $src1}"),
1503                      [(set RC:$dst, (vt
1504                          (vselect KRC:$mask,
1505                                  (vt (bitconvert (ld_frag addr:$src1))),
1506                                  (vt RC:$src0))))],
1507                      d>, EVEX, EVEX_K;
1508   }
1509   let mayLoad = 1, SchedRW = [WriteLoad] in
1510     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1511                       (ins KRC:$mask, memop:$src),
1512                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1513                        "${dst} {${mask}} {z}, $src}"),
1514                       [(set RC:$dst, (vt
1515                            (vselect KRC:$mask,
1516                                      (vt (bitconvert (ld_frag addr:$src))),
1517                                      (vt (bitconvert (zvt immAllZerosV))))))],
1518                       d>, EVEX, EVEX_KZ;
1519   }
1520 }
1521
1522 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1523                           string elty, string elsz, string vsz512,
1524                           string vsz256, string vsz128, Domain d,
1525                           Predicate prd, bit IsReMaterializable = 1> {
1526   let Predicates = [prd] in
1527   defm Z : avx512_load<opc, OpcodeStr,
1528                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1529                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1530                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1531                        !cast<X86MemOperand>(elty##"512mem"), d,
1532                        IsReMaterializable>, EVEX_V512;
1533
1534   let Predicates = [prd, HasVLX] in {
1535     defm Z256 : avx512_load<opc, OpcodeStr,
1536                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1537                              "v"##vsz256##elty##elsz, "v4i64")),
1538                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1539                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1540                        !cast<X86MemOperand>(elty##"256mem"), d,
1541                        IsReMaterializable>, EVEX_V256;
1542
1543     defm Z128 : avx512_load<opc, OpcodeStr,
1544                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1545                              "v"##vsz128##elty##elsz, "v2i64")),
1546                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1547                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1548                        !cast<X86MemOperand>(elty##"128mem"), d,
1549                        IsReMaterializable>, EVEX_V128;
1550   }
1551 }
1552
1553
1554 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1555                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1556                         X86MemOperand memop, Domain d> {
1557   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1558   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1559               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1560               EVEX;
1561   let Constraints = "$src1 = $dst" in
1562   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1563                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1564               !strconcat(OpcodeStr,
1565               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1566               EVEX, EVEX_K;
1567   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1568                                            (ins KRC:$mask, RC:$src),
1569               !strconcat(OpcodeStr,
1570               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1571               [], d>, EVEX, EVEX_KZ;
1572   }
1573   let mayStore = 1 in {
1574   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1575                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1576                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1577   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1578                                       (ins memop:$dst, KRC:$mask, RC:$src),
1579               !strconcat(OpcodeStr,
1580               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1581                [], d>, EVEX, EVEX_K;
1582   }
1583 }
1584
1585
1586 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1587                            string st_suff_512, string st_suff_256,
1588                            string st_suff_128, string elty, string elsz,
1589                            string vsz512, string vsz256, string vsz128,
1590                            Domain d, Predicate prd> {
1591   let Predicates = [prd] in
1592   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1593                         !cast<ValueType>("v"##vsz512##elty##elsz),
1594                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1595                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1596
1597   let Predicates = [prd, HasVLX] in {
1598     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1599                              !cast<ValueType>("v"##vsz256##elty##elsz),
1600                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1601                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1602
1603     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1604                              !cast<ValueType>("v"##vsz128##elty##elsz),
1605                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1606                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1607   }
1608 }
1609
1610 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
1611                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1612                avx512_store_vl<0x29, "vmovaps", "alignedstore",
1613                                "512", "256", "", "f", "32", "16", "8", "4",
1614                                SSEPackedSingle, HasAVX512>,
1615                               PS, EVEX_CD8<32, CD8VF>;
1616
1617 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
1618                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1619                avx512_store_vl<0x29, "vmovapd", "alignedstore",
1620                                "512", "256", "", "f", "64", "8", "4", "2",
1621                                SSEPackedDouble, HasAVX512>,
1622                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
1623
1624 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
1625                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1626                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
1627                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
1628                               PS, EVEX_CD8<32, CD8VF>;
1629
1630 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
1631                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
1632                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
1633                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
1634                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
1635
1636 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
1637                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
1638        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
1639
1640 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
1641                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
1642        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
1643
1644 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
1645           GR16:$mask),
1646          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
1647             VR512:$src)>;
1648 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
1649           GR8:$mask),
1650          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
1651             VR512:$src)>;
1652
1653 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
1654                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
1655                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
1656                                  "512", "256", "", "i", "32", "16", "8", "4",
1657                                  SSEPackedInt, HasAVX512>,
1658                                 PD, EVEX_CD8<32, CD8VF>;
1659
1660 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
1661                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
1662                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
1663                                  "512", "256", "", "i", "64", "8", "4", "2",
1664                                  SSEPackedInt, HasAVX512>,
1665                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
1666
1667 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
1668                                "64", "32", "16", SSEPackedInt, HasBWI>,
1669                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
1670                                  "i", "8", "64", "32", "16", SSEPackedInt,
1671                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
1672
1673 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
1674                                 "32", "16", "8", SSEPackedInt, HasBWI>,
1675                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
1676                                  "i", "16", "32", "16", "8", SSEPackedInt,
1677                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
1678
1679 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
1680                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
1681                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
1682                                  "i", "32", "16", "8", "4", SSEPackedInt,
1683                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
1684
1685 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
1686                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
1687                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
1688                                  "i", "64", "8", "4", "2", SSEPackedInt,
1689                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
1690
1691 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
1692                  (v16i32 immAllZerosV), GR16:$mask)),
1693        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
1694
1695 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
1696                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
1697        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
1698
1699 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
1700             GR16:$mask),
1701          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
1702             VR512:$src)>;
1703 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
1704             GR8:$mask),
1705          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
1706             VR512:$src)>;
1707
1708 let AddedComplexity = 20 in {
1709 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
1710                           (bc_v8i64 (v16i32 immAllZerosV)))),
1711                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
1712
1713 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
1714                           (v8i64 VR512:$src))),
1715    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
1716                                               VK8), VR512:$src)>;
1717
1718 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
1719                            (v16i32 immAllZerosV))),
1720                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
1721
1722 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
1723                            (v16i32 VR512:$src))),
1724                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
1725 }
1726
1727 // Move Int Doubleword to Packed Double Int
1728 //
1729 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
1730                       "vmovd\t{$src, $dst|$dst, $src}",
1731                       [(set VR128X:$dst,
1732                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
1733                         EVEX, VEX_LIG;
1734 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
1735                       "vmovd\t{$src, $dst|$dst, $src}",
1736                       [(set VR128X:$dst,
1737                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
1738                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1739 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
1740                       "vmovq\t{$src, $dst|$dst, $src}",
1741                         [(set VR128X:$dst,
1742                           (v2i64 (scalar_to_vector GR64:$src)))],
1743                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
1744 let isCodeGenOnly = 1 in {
1745 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
1746                        "vmovq\t{$src, $dst|$dst, $src}",
1747                        [(set FR64:$dst, (bitconvert GR64:$src))],
1748                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1749 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
1750                          "vmovq\t{$src, $dst|$dst, $src}",
1751                          [(set GR64:$dst, (bitconvert FR64:$src))],
1752                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1753 }
1754 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
1755                          "vmovq\t{$src, $dst|$dst, $src}",
1756                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
1757                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
1758                          EVEX_CD8<64, CD8VT1>;
1759
1760 // Move Int Doubleword to Single Scalar
1761 //
1762 let isCodeGenOnly = 1 in {
1763 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
1764                       "vmovd\t{$src, $dst|$dst, $src}",
1765                       [(set FR32X:$dst, (bitconvert GR32:$src))],
1766                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
1767
1768 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
1769                       "vmovd\t{$src, $dst|$dst, $src}",
1770                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
1771                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1772 }
1773
1774 // Move doubleword from xmm register to r/m32
1775 //
1776 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
1777                        "vmovd\t{$src, $dst|$dst, $src}",
1778                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
1779                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
1780                        EVEX, VEX_LIG;
1781 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1782                        (ins i32mem:$dst, VR128X:$src),
1783                        "vmovd\t{$src, $dst|$dst, $src}",
1784                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
1785                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
1786                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1787
1788 // Move quadword from xmm1 register to r/m64
1789 //
1790 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
1791                       "vmovq\t{$src, $dst|$dst, $src}",
1792                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
1793                                                    (iPTR 0)))],
1794                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
1795                       Requires<[HasAVX512, In64BitMode]>;
1796
1797 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
1798                        (ins i64mem:$dst, VR128X:$src),
1799                        "vmovq\t{$src, $dst|$dst, $src}",
1800                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
1801                                addr:$dst)], IIC_SSE_MOVDQ>,
1802                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
1803                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
1804
1805 // Move Scalar Single to Double Int
1806 //
1807 let isCodeGenOnly = 1 in {
1808 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
1809                       (ins FR32X:$src),
1810                       "vmovd\t{$src, $dst|$dst, $src}",
1811                       [(set GR32:$dst, (bitconvert FR32X:$src))],
1812                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
1813 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1814                       (ins i32mem:$dst, FR32X:$src),
1815                       "vmovd\t{$src, $dst|$dst, $src}",
1816                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
1817                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1818 }
1819
1820 // Move Quadword Int to Packed Quadword Int
1821 //
1822 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
1823                       (ins i64mem:$src),
1824                       "vmovq\t{$src, $dst|$dst, $src}",
1825                       [(set VR128X:$dst,
1826                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
1827                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
1828
1829 //===----------------------------------------------------------------------===//
1830 // AVX-512  MOVSS, MOVSD
1831 //===----------------------------------------------------------------------===//
1832
1833 multiclass avx512_move_scalar <string asm, RegisterClass RC,
1834                               SDNode OpNode, ValueType vt,
1835                               X86MemOperand x86memop, PatFrag mem_pat> {
1836   let hasSideEffects = 0 in {
1837   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
1838               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1839               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
1840                                       (scalar_to_vector RC:$src2))))],
1841               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
1842   let Constraints = "$src1 = $dst" in
1843   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
1844               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
1845               !strconcat(asm,
1846                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
1847               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
1848   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1849               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1850               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
1851               EVEX, VEX_LIG;
1852   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
1853              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1854              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
1855              EVEX, VEX_LIG;
1856   } //hasSideEffects = 0
1857 }
1858
1859 let ExeDomain = SSEPackedSingle in
1860 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
1861                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
1862
1863 let ExeDomain = SSEPackedDouble in
1864 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
1865                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
1866
1867 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
1868           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
1869            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
1870
1871 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
1872           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
1873            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
1874
1875 // For the disassembler
1876 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
1877   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1878                         (ins VR128X:$src1, FR32X:$src2),
1879                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1880                         IIC_SSE_MOV_S_RR>,
1881                         XS, EVEX_4V, VEX_LIG;
1882   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1883                         (ins VR128X:$src1, FR64X:$src2),
1884                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1885                         IIC_SSE_MOV_S_RR>,
1886                         XD, EVEX_4V, VEX_LIG, VEX_W;
1887 }
1888
1889 let Predicates = [HasAVX512] in {
1890   let AddedComplexity = 15 in {
1891   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
1892   // MOVS{S,D} to the lower bits.
1893   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
1894             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
1895   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
1896             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1897   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
1898             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1899   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
1900             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
1901
1902   // Move low f32 and clear high bits.
1903   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
1904             (SUBREG_TO_REG (i32 0),
1905              (VMOVSSZrr (v4f32 (V_SET0)),
1906               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
1907   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
1908             (SUBREG_TO_REG (i32 0),
1909              (VMOVSSZrr (v4i32 (V_SET0)),
1910                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
1911   }
1912
1913   let AddedComplexity = 20 in {
1914   // MOVSSrm zeros the high parts of the register; represent this
1915   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1916   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
1917             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1918   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
1919             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1920   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
1921             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1922
1923   // MOVSDrm zeros the high parts of the register; represent this
1924   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1925   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
1926             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1927   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
1928             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1929   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
1930             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1931   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
1932             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1933   def : Pat<(v2f64 (X86vzload addr:$src)),
1934             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1935
1936   // Represent the same patterns above but in the form they appear for
1937   // 256-bit types
1938   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1939                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
1940             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
1941   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1942                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
1943             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
1944   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1945                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
1946             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
1947   }
1948   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1949                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
1950             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
1951                                             FR32X:$src)), sub_xmm)>;
1952   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1953                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
1954             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
1955                                      FR64X:$src)), sub_xmm)>;
1956   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1957                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
1958             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
1959
1960   // Move low f64 and clear high bits.
1961   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
1962             (SUBREG_TO_REG (i32 0),
1963              (VMOVSDZrr (v2f64 (V_SET0)),
1964                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
1965
1966   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
1967             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
1968                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
1969
1970   // Extract and store.
1971   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
1972                    addr:$dst),
1973             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
1974   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
1975                    addr:$dst),
1976             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
1977
1978   // Shuffle with VMOVSS
1979   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
1980             (VMOVSSZrr (v4i32 VR128X:$src1),
1981                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
1982   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
1983             (VMOVSSZrr (v4f32 VR128X:$src1),
1984                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
1985
1986   // 256-bit variants
1987   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
1988             (SUBREG_TO_REG (i32 0),
1989               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
1990                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
1991               sub_xmm)>;
1992   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
1993             (SUBREG_TO_REG (i32 0),
1994               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
1995                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
1996               sub_xmm)>;
1997
1998   // Shuffle with VMOVSD
1999   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2000             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2001   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2002             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2003   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2004             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2005   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2006             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2007
2008   // 256-bit variants
2009   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2010             (SUBREG_TO_REG (i32 0),
2011               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2012                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2013               sub_xmm)>;
2014   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2015             (SUBREG_TO_REG (i32 0),
2016               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2017                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2018               sub_xmm)>;
2019
2020   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2021             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2022   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2023             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2024   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2025             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2026   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2027             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2028 }
2029
2030 let AddedComplexity = 15 in
2031 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2032                                 (ins VR128X:$src),
2033                                 "vmovq\t{$src, $dst|$dst, $src}",
2034                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2035                                                    (v2i64 VR128X:$src))))],
2036                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2037
2038 let AddedComplexity = 20 in
2039 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2040                                  (ins i128mem:$src),
2041                                  "vmovq\t{$src, $dst|$dst, $src}",
2042                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2043                                                      (loadv2i64 addr:$src))))],
2044                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2045                                  EVEX_CD8<8, CD8VT8>;
2046
2047 let Predicates = [HasAVX512] in {
2048   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2049   let AddedComplexity = 20 in {
2050     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2051               (VMOVDI2PDIZrm addr:$src)>;
2052     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2053               (VMOV64toPQIZrr GR64:$src)>;
2054     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2055               (VMOVDI2PDIZrr GR32:$src)>;
2056
2057     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2058               (VMOVDI2PDIZrm addr:$src)>;
2059     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2060               (VMOVDI2PDIZrm addr:$src)>;
2061     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2062             (VMOVZPQILo2PQIZrm addr:$src)>;
2063     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2064             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2065     def : Pat<(v2i64 (X86vzload addr:$src)),
2066             (VMOVZPQILo2PQIZrm addr:$src)>;
2067   }
2068
2069   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2070   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2071                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2072             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2073   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2074                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2075             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2076 }
2077
2078 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2079         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2080
2081 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2082         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2083
2084 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2085         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2086
2087 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2088         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2089
2090 //===----------------------------------------------------------------------===//
2091 // AVX-512 - Non-temporals
2092 //===----------------------------------------------------------------------===//
2093
2094 def VMOVNTDQAZrm : AVX5128I<0x2A, MRMSrcMem, (outs VR512:$dst),
2095                             (ins i512mem:$src),
2096                             "vmovntdqa\t{$src, $dst|$dst, $src}",
2097                             [(set VR512:$dst,
2098                               (int_x86_avx512_movntdqa addr:$src))]>,
2099                    EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
2100
2101 // Prefer non-temporal over temporal versions
2102 let AddedComplexity = 400, SchedRW = [WriteStore] in {
2103
2104 def VMOVNTPSZmr : AVX512PSI<0x2B, MRMDestMem, (outs),
2105                             (ins f512mem:$dst, VR512:$src),
2106                             "vmovntps\t{$src, $dst|$dst, $src}",
2107                             [(alignednontemporalstore (v16f32 VR512:$src),
2108                                                       addr:$dst)],
2109                             IIC_SSE_MOVNT>,
2110                   EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
2111
2112 def VMOVNTPDZmr : AVX512PDI<0x2B, MRMDestMem, (outs),
2113                             (ins f512mem:$dst, VR512:$src),
2114                             "vmovntpd\t{$src, $dst|$dst, $src}",
2115                             [(alignednontemporalstore (v8f64 VR512:$src),
2116                                                       addr:$dst)],
2117                             IIC_SSE_MOVNT>,
2118                   EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2119
2120
2121 def VMOVNTDQZmr : AVX512BI<0xE7, MRMDestMem, (outs),
2122                            (ins i512mem:$dst, VR512:$src),
2123                            "vmovntdq\t{$src, $dst|$dst, $src}",
2124                            [(alignednontemporalstore (v8i64 VR512:$src),
2125                                                      addr:$dst)],
2126                            IIC_SSE_MOVNT>,
2127                   EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
2128 }
2129
2130 //===----------------------------------------------------------------------===//
2131 // AVX-512 - Integer arithmetic
2132 //
2133 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2134                         ValueType OpVT, RegisterClass KRC,
2135                         RegisterClass RC, PatFrag memop_frag,
2136                         X86MemOperand x86memop, PatFrag scalar_mfrag,
2137                         X86MemOperand x86scalar_mop, string BrdcstStr,
2138                         OpndItins itins, bit IsCommutable = 0> {
2139   let isCommutable = IsCommutable in
2140     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2141               (ins RC:$src1, RC:$src2),
2142               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2143               [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2144               itins.rr>, EVEX_4V;
2145   let AddedComplexity = 30 in {
2146     let Constraints = "$src0 = $dst" in
2147       def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2148                  (ins RC:$src0, KRC:$mask, RC:$src1, RC:$src2),
2149                  !strconcat(OpcodeStr,
2150                     " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2151                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2152                                   (OpNode (OpVT RC:$src1), (OpVT RC:$src2)),
2153                                   RC:$src0)))],
2154                  itins.rr>, EVEX_4V, EVEX_K;
2155     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2156                 (ins KRC:$mask, RC:$src1, RC:$src2),
2157                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2158                     "|$dst {${mask}} {z}, $src1, $src2}"),
2159                 [(set RC:$dst, (OpVT (vselect KRC:$mask,
2160                                   (OpNode (OpVT RC:$src1), (OpVT RC:$src2)),
2161                                   (OpVT immAllZerosV))))],
2162                 itins.rr>, EVEX_4V, EVEX_KZ;
2163   }
2164
2165   let mayLoad = 1 in {
2166     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2167               (ins RC:$src1, x86memop:$src2),
2168               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2169               [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (memop_frag addr:$src2))))],
2170               itins.rm>, EVEX_4V;
2171     let AddedComplexity = 30 in {
2172     let Constraints = "$src0 = $dst" in
2173       def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2174                  (ins RC:$src0, KRC:$mask, RC:$src1, x86memop:$src2),
2175                  !strconcat(OpcodeStr,
2176                      " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2177                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2178                                     (OpNode (OpVT RC:$src1), (memop_frag addr:$src2)),
2179                                     RC:$src0)))],
2180                  itins.rm>, EVEX_4V, EVEX_K;
2181     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2182                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2183                 !strconcat(OpcodeStr,
2184                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2185                 [(set RC:$dst, (OpVT (vselect KRC:$mask,
2186                                     (OpNode (OpVT RC:$src1), (memop_frag addr:$src2)),
2187                                     (OpVT immAllZerosV))))],
2188                 itins.rm>, EVEX_4V, EVEX_KZ;
2189     }
2190     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2191                (ins RC:$src1, x86scalar_mop:$src2),
2192                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2193                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2194                [(set RC:$dst, (OpNode RC:$src1,
2195                                (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2196                itins.rm>, EVEX_4V, EVEX_B;
2197     let AddedComplexity = 30 in {
2198     let Constraints = "$src0 = $dst" in
2199       def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2200                   (ins RC:$src0, KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2201                   !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2202                              ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2203                              BrdcstStr, "}"),
2204                   [(set RC:$dst, (OpVT (vselect KRC:$mask,
2205                                     (OpNode (OpVT RC:$src1),
2206                                      (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))),
2207                                     RC:$src0)))],
2208                   itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2209     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2210                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2211                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2212                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2213                             BrdcstStr, "}"),
2214                  [(set RC:$dst, (OpVT (vselect KRC:$mask,
2215                                     (OpNode (OpVT RC:$src1),
2216                                      (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))),
2217                                     (OpVT immAllZerosV))))],
2218                  itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2219     }
2220   }
2221 }
2222
2223 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2224                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2225                             PatFrag memop_frag, X86MemOperand x86memop,
2226                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2227                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2228   let isCommutable = IsCommutable in
2229   {
2230     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2231        (ins RC:$src1, RC:$src2),
2232        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2233        []>, EVEX_4V;
2234     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2235                (ins KRC:$mask, RC:$src1, RC:$src2),
2236                !strconcat(OpcodeStr,
2237                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2238                [], itins.rr>, EVEX_4V, EVEX_K;
2239     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2240                 (ins KRC:$mask, RC:$src1, RC:$src2),
2241                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2242                     "|$dst {${mask}} {z}, $src1, $src2}"),
2243                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2244   }
2245   let mayLoad = 1 in {
2246     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2247               (ins RC:$src1, x86memop:$src2),
2248               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2249               []>, EVEX_4V;
2250     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2251                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2252                !strconcat(OpcodeStr,
2253                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2254                [], itins.rm>, EVEX_4V, EVEX_K;
2255     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2256                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2257                 !strconcat(OpcodeStr,
2258                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2259                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2260     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2261                (ins RC:$src1, x86scalar_mop:$src2),
2262                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2263                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2264                [], itins.rm>, EVEX_4V, EVEX_B;
2265     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2266                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2267                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2268                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2269                            BrdcstStr, "}"),
2270                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2271     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2272                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2273                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2274                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2275                             BrdcstStr, "}"),
2276                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2277   }
2278 }
2279
2280 defm VPADDDZ : avx512_binop_rm<0xFE, "vpaddd", add, v16i32, VK16WM, VR512,
2281                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2282                    SSE_INTALU_ITINS_P, 1>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2283
2284 defm VPSUBDZ : avx512_binop_rm<0xFA, "vpsubd", sub, v16i32, VK16WM, VR512,
2285                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2286                    SSE_INTALU_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2287
2288 defm VPMULLDZ : avx512_binop_rm<0x40, "vpmulld", mul, v16i32, VK16WM, VR512,
2289                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2290                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2291
2292 defm VPADDQZ : avx512_binop_rm<0xD4, "vpaddq", add, v8i64, VK8WM, VR512,
2293                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2294                    SSE_INTALU_ITINS_P, 1>, EVEX_CD8<64, CD8VF>, EVEX_V512, VEX_W;
2295
2296 defm VPSUBQZ : avx512_binop_rm<0xFB, "vpsubq", sub, v8i64, VK8WM, VR512,
2297                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2298                    SSE_INTALU_ITINS_P, 0>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2299
2300 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2301                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2302                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2303                    EVEX_CD8<64, CD8VF>, VEX_W;
2304
2305 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2306                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2307                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2308
2309 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2310           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2311
2312 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2313            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2314           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2315 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2316            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2317           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2318
2319 defm VPMAXUDZ : avx512_binop_rm<0x3F, "vpmaxud", X86umax, v16i32, VK16WM, VR512,
2320                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2321                    SSE_INTALU_ITINS_P, 1>,
2322                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2323 defm VPMAXUQZ : avx512_binop_rm<0x3F, "vpmaxuq", X86umax, v8i64, VK8WM, VR512,
2324                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2325                    SSE_INTALU_ITINS_P, 0>,
2326                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2327
2328 defm VPMAXSDZ : avx512_binop_rm<0x3D, "vpmaxsd", X86smax, v16i32, VK16WM, VR512,
2329                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2330                    SSE_INTALU_ITINS_P, 1>,
2331                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2332 defm VPMAXSQZ : avx512_binop_rm<0x3D, "vpmaxsq", X86smax, v8i64, VK8WM, VR512,
2333                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2334                    SSE_INTALU_ITINS_P, 0>,
2335                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2336
2337 defm VPMINUDZ : avx512_binop_rm<0x3B, "vpminud", X86umin, v16i32, VK16WM, VR512,
2338                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2339                    SSE_INTALU_ITINS_P, 1>,
2340                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2341 defm VPMINUQZ : avx512_binop_rm<0x3B, "vpminuq", X86umin, v8i64, VK8WM, VR512,
2342                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2343                    SSE_INTALU_ITINS_P, 0>,
2344                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2345
2346 defm VPMINSDZ : avx512_binop_rm<0x39, "vpminsd", X86smin, v16i32, VK16WM, VR512,
2347                    memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2348                    SSE_INTALU_ITINS_P, 1>,
2349                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2350 defm VPMINSQZ : avx512_binop_rm<0x39, "vpminsq", X86smin, v8i64, VK8WM, VR512,
2351                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2352                    SSE_INTALU_ITINS_P, 0>,
2353                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2354
2355 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2356                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2357            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2358 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2359                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2360            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2361 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2362                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2363            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2364 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2365                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2366            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2367 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2368                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2369            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2370 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2371                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2372            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2373 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2374                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2375            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2376 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2377                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2378            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2379 //===----------------------------------------------------------------------===//
2380 // AVX-512 - Unpack Instructions
2381 //===----------------------------------------------------------------------===//
2382
2383 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2384                                    PatFrag mem_frag, RegisterClass RC,
2385                                    X86MemOperand x86memop, string asm,
2386                                    Domain d> {
2387     def rr : AVX512PI<opc, MRMSrcReg,
2388                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2389                 asm, [(set RC:$dst,
2390                            (vt (OpNode RC:$src1, RC:$src2)))],
2391                            d>, EVEX_4V;
2392     def rm : AVX512PI<opc, MRMSrcMem,
2393                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2394                 asm, [(set RC:$dst,
2395                        (vt (OpNode RC:$src1,
2396                             (bitconvert (mem_frag addr:$src2)))))],
2397                         d>, EVEX_4V;
2398 }
2399
2400 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2401       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2402       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2403 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2404       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2405       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2406 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2407       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2408       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2409 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2410       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2411       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2412
2413 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2414                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2415                         X86MemOperand x86memop> {
2416   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2417        (ins RC:$src1, RC:$src2),
2418        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2419        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2420        IIC_SSE_UNPCK>, EVEX_4V;
2421   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2422        (ins RC:$src1, x86memop:$src2),
2423        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2424        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2425                                      (bitconvert (memop_frag addr:$src2)))))],
2426                                      IIC_SSE_UNPCK>, EVEX_4V;
2427 }
2428 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2429                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2430                                 EVEX_CD8<32, CD8VF>;
2431 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2432                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2433                                 VEX_W, EVEX_CD8<64, CD8VF>;
2434 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2435                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2436                                 EVEX_CD8<32, CD8VF>;
2437 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2438                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2439                                 VEX_W, EVEX_CD8<64, CD8VF>;
2440 //===----------------------------------------------------------------------===//
2441 // AVX-512 - PSHUFD
2442 //
2443
2444 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2445                          SDNode OpNode, PatFrag mem_frag,
2446                          X86MemOperand x86memop, ValueType OpVT> {
2447   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2448                      (ins RC:$src1, i8imm:$src2),
2449                      !strconcat(OpcodeStr,
2450                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2451                      [(set RC:$dst,
2452                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2453                      EVEX;
2454   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2455                      (ins x86memop:$src1, i8imm:$src2),
2456                      !strconcat(OpcodeStr,
2457                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2458                      [(set RC:$dst,
2459                        (OpVT (OpNode (mem_frag addr:$src1),
2460                               (i8 imm:$src2))))]>, EVEX;
2461 }
2462
2463 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2464                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2465
2466 let ExeDomain = SSEPackedSingle in
2467 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilp,
2468                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
2469                       EVEX_CD8<32, CD8VF>;
2470 let ExeDomain = SSEPackedDouble in
2471 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilp,
2472                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
2473                       VEX_W, EVEX_CD8<32, CD8VF>;
2474
2475 def : Pat<(v16i32 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
2476           (VPERMILPSZri VR512:$src1, imm:$imm)>;
2477 def : Pat<(v8i64 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
2478           (VPERMILPDZri VR512:$src1, imm:$imm)>;
2479
2480 //===----------------------------------------------------------------------===//
2481 // AVX-512  Logical Instructions
2482 //===----------------------------------------------------------------------===//
2483
2484 defm VPANDDZ : avx512_binop_rm<0xDB, "vpandd", and, v16i32, VK16WM, VR512, memopv16i32,
2485                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2486                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2487 defm VPANDQZ : avx512_binop_rm<0xDB, "vpandq", and, v8i64, VK8WM, VR512, memopv8i64,
2488                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2489                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2490 defm VPORDZ  : avx512_binop_rm<0xEB, "vpord", or, v16i32, VK16WM, VR512, memopv16i32,
2491                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2492                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2493 defm VPORQZ  : avx512_binop_rm<0xEB, "vporq", or, v8i64, VK8WM, VR512, memopv8i64,
2494                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2495                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2496 defm VPXORDZ : avx512_binop_rm<0xEF, "vpxord", xor, v16i32, VK16WM, VR512, memopv16i32,
2497                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2498                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2499 defm VPXORQZ : avx512_binop_rm<0xEF, "vpxorq", xor, v8i64, VK8WM, VR512, memopv8i64,
2500                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2501                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2502 defm VPANDNDZ : avx512_binop_rm<0xDF, "vpandnd", X86andnp, v16i32, VK16WM, VR512,
2503                       memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2504                       SSE_BIT_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2505 defm VPANDNQZ : avx512_binop_rm<0xDF, "vpandnq", X86andnp, v8i64, VK8WM, VR512,
2506                       memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2507                       SSE_BIT_ITINS_P, 0>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2508
2509 //===----------------------------------------------------------------------===//
2510 // AVX-512  FP arithmetic
2511 //===----------------------------------------------------------------------===//
2512
2513 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2514                                   SizeItins itins> {
2515   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2516                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2517                              EVEX_CD8<32, CD8VT1>;
2518   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2519                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2520                              EVEX_CD8<64, CD8VT1>;
2521 }
2522
2523 let isCommutable = 1 in {
2524 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2525 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2526 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2527 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2528 }
2529 let isCommutable = 0 in {
2530 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2531 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2532 }
2533
2534 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2535                            RegisterClass KRC,
2536                            RegisterClass RC, ValueType vt,
2537                            X86MemOperand x86memop, PatFrag mem_frag,
2538                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2539                            string BrdcstStr,
2540                            Domain d, OpndItins itins, bit commutable> {
2541   let isCommutable = commutable in {
2542     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2543        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2544        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2545        EVEX_4V;
2546
2547     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2548        !strconcat(OpcodeStr,
2549            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2550        [], itins.rr, d>, EVEX_4V, EVEX_K;
2551
2552     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2553        !strconcat(OpcodeStr,
2554            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2555        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2556   }
2557
2558   let mayLoad = 1 in {
2559     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2560        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2561        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2562           itins.rm, d>, EVEX_4V;
2563
2564     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2565        (ins RC:$src1, x86scalar_mop:$src2),
2566        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2567            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2568        [(set RC:$dst, (OpNode RC:$src1,
2569                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2570        itins.rm, d>, EVEX_4V, EVEX_B;
2571
2572     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2573        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2574            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2575        [], itins.rm, d>, EVEX_4V, EVEX_K;
2576
2577     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2578        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2579            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2580        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2581
2582     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
2583        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2584            " \t{${src2}", BrdcstStr,
2585            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
2586        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
2587
2588     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2589        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2590            " \t{${src2}", BrdcstStr,
2591            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2592            BrdcstStr, "}"),
2593        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
2594   }
2595 }
2596
2597 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
2598                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2599                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2600
2601 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
2602                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2603                    SSE_ALU_ITINS_P.d, 1>,
2604                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2605
2606 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
2607                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2608                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2609 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
2610                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2611                    SSE_ALU_ITINS_P.d, 1>,
2612                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2613
2614 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
2615                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2616                    SSE_ALU_ITINS_P.s, 1>,
2617                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2618 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
2619                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2620                    SSE_ALU_ITINS_P.s, 1>,
2621                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2622
2623 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
2624                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2625                    SSE_ALU_ITINS_P.d, 1>,
2626                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2627 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
2628                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2629                    SSE_ALU_ITINS_P.d, 1>,
2630                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2631
2632 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
2633                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2634                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2635 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
2636                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2637                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2638
2639 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
2640                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2641                    SSE_ALU_ITINS_P.d, 0>,
2642                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2643 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
2644                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2645                    SSE_ALU_ITINS_P.d, 0>,
2646                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2647
2648 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
2649                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2650                    (i16 -1), FROUND_CURRENT)),
2651           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
2652
2653 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
2654                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2655                    (i8 -1), FROUND_CURRENT)),
2656           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
2657
2658 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
2659                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2660                    (i16 -1), FROUND_CURRENT)),
2661           (VMINPSZrr VR512:$src1, VR512:$src2)>;
2662
2663 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
2664                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2665                    (i8 -1), FROUND_CURRENT)),
2666           (VMINPDZrr VR512:$src1, VR512:$src2)>;
2667 //===----------------------------------------------------------------------===//
2668 // AVX-512  VPTESTM instructions
2669 //===----------------------------------------------------------------------===//
2670
2671 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2672               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
2673               SDNode OpNode, ValueType vt> {
2674   def rr : AVX512PI<opc, MRMSrcReg,
2675              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
2676              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2677              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
2678              SSEPackedInt>, EVEX_4V;
2679   def rm : AVX512PI<opc, MRMSrcMem,
2680              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
2681              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2682              [(set KRC:$dst, (OpNode (vt RC:$src1),
2683               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
2684 }
2685
2686 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
2687                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
2688                               EVEX_CD8<32, CD8VF>;
2689 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
2690                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
2691                               EVEX_CD8<64, CD8VF>;
2692
2693 let Predicates = [HasCDI] in {
2694 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
2695                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
2696                               EVEX_CD8<32, CD8VF>;
2697 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
2698                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
2699                               EVEX_CD8<64, CD8VF>;
2700 }
2701
2702 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
2703                  (v16i32 VR512:$src2), (i16 -1))),
2704                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
2705
2706 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
2707                  (v8i64 VR512:$src2), (i8 -1))),
2708                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
2709 //===----------------------------------------------------------------------===//
2710 // AVX-512  Shift instructions
2711 //===----------------------------------------------------------------------===//
2712 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
2713                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
2714                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
2715                          RegisterClass KRC> {
2716   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2717        (ins RC:$src1, i8imm:$src2),
2718            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2719        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
2720         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2721   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2722        (ins KRC:$mask, RC:$src1, i8imm:$src2),
2723            !strconcat(OpcodeStr,
2724                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2725        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2726   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2727        (ins x86memop:$src1, i8imm:$src2),
2728            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2729        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
2730                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2731   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2732        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
2733            !strconcat(OpcodeStr,
2734                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2735        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2736 }
2737
2738 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2739                           RegisterClass RC, ValueType vt, ValueType SrcVT,
2740                           PatFrag bc_frag, RegisterClass KRC> {
2741   // src2 is always 128-bit
2742   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2743        (ins RC:$src1, VR128X:$src2),
2744            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2745        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
2746         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2747   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2748        (ins KRC:$mask, RC:$src1, VR128X:$src2),
2749            !strconcat(OpcodeStr,
2750                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2751        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2752   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2753        (ins RC:$src1, i128mem:$src2),
2754            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2755        [(set RC:$dst, (vt (OpNode RC:$src1,
2756                        (bc_frag (memopv2i64 addr:$src2)))))],
2757                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2758   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2759        (ins KRC:$mask, RC:$src1, i128mem:$src2),
2760            !strconcat(OpcodeStr,
2761                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2762        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2763 }
2764
2765 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
2766                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2767                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2768 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
2769                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2770                            EVEX_CD8<32, CD8VQ>;
2771
2772 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
2773                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2774                            EVEX_CD8<64, CD8VF>, VEX_W;
2775 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
2776                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2777                            EVEX_CD8<64, CD8VQ>, VEX_W;
2778
2779 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
2780                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
2781                            EVEX_CD8<32, CD8VF>;
2782 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
2783                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2784                            EVEX_CD8<32, CD8VQ>;
2785
2786 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
2787                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2788                            EVEX_CD8<64, CD8VF>, VEX_W;
2789 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
2790                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2791                            EVEX_CD8<64, CD8VQ>, VEX_W;
2792
2793 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
2794                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2795                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2796 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
2797                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2798                            EVEX_CD8<32, CD8VQ>;
2799
2800 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
2801                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2802                            EVEX_CD8<64, CD8VF>, VEX_W;
2803 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
2804                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2805                            EVEX_CD8<64, CD8VQ>, VEX_W;
2806
2807 //===-------------------------------------------------------------------===//
2808 // Variable Bit Shifts
2809 //===-------------------------------------------------------------------===//
2810 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
2811                            RegisterClass RC, ValueType vt,
2812                            X86MemOperand x86memop, PatFrag mem_frag> {
2813   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
2814              (ins RC:$src1, RC:$src2),
2815              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2816              [(set RC:$dst,
2817                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
2818              EVEX_4V;
2819   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
2820              (ins RC:$src1, x86memop:$src2),
2821              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2822              [(set RC:$dst,
2823                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
2824              EVEX_4V;
2825 }
2826
2827 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
2828                                i512mem, memopv16i32>, EVEX_V512,
2829                                EVEX_CD8<32, CD8VF>;
2830 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
2831                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2832                                EVEX_CD8<64, CD8VF>;
2833 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
2834                                i512mem, memopv16i32>, EVEX_V512,
2835                                EVEX_CD8<32, CD8VF>;
2836 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
2837                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2838                                EVEX_CD8<64, CD8VF>;
2839 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
2840                                i512mem, memopv16i32>, EVEX_V512,
2841                                EVEX_CD8<32, CD8VF>;
2842 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
2843                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2844                                EVEX_CD8<64, CD8VF>;
2845
2846 //===----------------------------------------------------------------------===//
2847 // AVX-512 - MOVDDUP
2848 //===----------------------------------------------------------------------===//
2849
2850 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
2851                         X86MemOperand x86memop, PatFrag memop_frag> {
2852 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2853                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2854                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
2855 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2856                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2857                     [(set RC:$dst,
2858                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
2859 }
2860
2861 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
2862                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
2863 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
2864           (VMOVDDUPZrm addr:$src)>;
2865
2866 //===---------------------------------------------------------------------===//
2867 // Replicate Single FP - MOVSHDUP and MOVSLDUP
2868 //===---------------------------------------------------------------------===//
2869 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
2870                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
2871                               X86MemOperand x86memop> {
2872   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2873                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2874                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
2875   let mayLoad = 1 in
2876   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2877                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2878                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
2879 }
2880
2881 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
2882                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2883                        EVEX_CD8<32, CD8VF>;
2884 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
2885                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2886                        EVEX_CD8<32, CD8VF>;
2887
2888 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
2889 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
2890            (VMOVSHDUPZrm addr:$src)>;
2891 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
2892 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
2893            (VMOVSLDUPZrm addr:$src)>;
2894
2895 //===----------------------------------------------------------------------===//
2896 // Move Low to High and High to Low packed FP Instructions
2897 //===----------------------------------------------------------------------===//
2898 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
2899           (ins VR128X:$src1, VR128X:$src2),
2900           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2901           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
2902            IIC_SSE_MOV_LH>, EVEX_4V;
2903 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
2904           (ins VR128X:$src1, VR128X:$src2),
2905           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2906           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
2907           IIC_SSE_MOV_LH>, EVEX_4V;
2908
2909 let Predicates = [HasAVX512] in {
2910   // MOVLHPS patterns
2911   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2912             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
2913   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2914             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
2915
2916   // MOVHLPS patterns
2917   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
2918             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
2919 }
2920
2921 //===----------------------------------------------------------------------===//
2922 // FMA - Fused Multiply Operations
2923 //
2924 let Constraints = "$src1 = $dst" in {
2925 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr,
2926             RegisterClass RC, X86MemOperand x86memop,
2927             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2928             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2929   def r: AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2930           (ins RC:$src1, RC:$src2, RC:$src3),
2931           !strconcat(OpcodeStr," \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2932           [(set RC:$dst, (OpVT(OpNode RC:$src1, RC:$src2, RC:$src3)))]>;
2933
2934   let mayLoad = 1 in
2935   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2936           (ins RC:$src1, RC:$src2, x86memop:$src3),
2937           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2938           [(set RC:$dst, (OpVT (OpNode RC:$src1, RC:$src2,
2939                                                (mem_frag addr:$src3))))]>;
2940    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2941            (ins RC:$src1, RC:$src2, x86scalar_mop:$src3),
2942            !strconcat(OpcodeStr, " \t{${src3}", BrdcstStr,
2943             ", $src2, $dst|$dst, $src2, ${src3}", BrdcstStr, "}"),
2944            [(set RC:$dst, (OpNode RC:$src1, RC:$src2,
2945            (OpVT (X86VBroadcast (scalar_mfrag addr:$src3)))))]>, EVEX_B;
2946 }
2947 } // Constraints = "$src1 = $dst"
2948
2949 let ExeDomain = SSEPackedSingle in {
2950   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", VR512, f512mem,
2951                                     memopv16f32, f32mem, loadf32, "{1to16}",
2952                                     X86Fmadd, v16f32>, EVEX_V512,
2953                                     EVEX_CD8<32, CD8VF>;
2954   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", VR512, f512mem,
2955                                     memopv16f32, f32mem, loadf32, "{1to16}",
2956                                     X86Fmsub, v16f32>, EVEX_V512,
2957                                     EVEX_CD8<32, CD8VF>;
2958   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", VR512, f512mem,
2959                                     memopv16f32, f32mem, loadf32, "{1to16}",
2960                                     X86Fmaddsub, v16f32>,
2961                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2962   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", VR512, f512mem,
2963                                     memopv16f32, f32mem, loadf32, "{1to16}",
2964                                     X86Fmsubadd, v16f32>,
2965                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2966   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", VR512, f512mem,
2967                                     memopv16f32, f32mem, loadf32, "{1to16}",
2968                                     X86Fnmadd, v16f32>, EVEX_V512,
2969                                     EVEX_CD8<32, CD8VF>;
2970   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", VR512, f512mem,
2971                                     memopv16f32, f32mem, loadf32, "{1to16}",
2972                                     X86Fnmsub, v16f32>, EVEX_V512,
2973                                     EVEX_CD8<32, CD8VF>;
2974 }
2975 let ExeDomain = SSEPackedDouble in {
2976   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", VR512, f512mem,
2977                                     memopv8f64, f64mem, loadf64, "{1to8}",
2978                                     X86Fmadd, v8f64>, EVEX_V512,
2979                                     VEX_W, EVEX_CD8<64, CD8VF>;
2980   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", VR512, f512mem,
2981                                     memopv8f64, f64mem, loadf64, "{1to8}",
2982                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2983                                     EVEX_CD8<64, CD8VF>;
2984   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", VR512, f512mem,
2985                                     memopv8f64, f64mem, loadf64, "{1to8}",
2986                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2987                                     EVEX_CD8<64, CD8VF>;
2988   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", VR512, f512mem,
2989                                     memopv8f64, f64mem, loadf64, "{1to8}",
2990                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2991                                     EVEX_CD8<64, CD8VF>;
2992   defm VFNMADD213PDZ : avx512_fma3p_rm<0xAC, "vfnmadd213pd", VR512, f512mem,
2993                                   memopv8f64, f64mem, loadf64, "{1to8}",
2994                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2995                                   EVEX_CD8<64, CD8VF>;
2996   defm VFNMSUB213PDZ : avx512_fma3p_rm<0xAE, "vfnmsub213pd", VR512, f512mem,
2997                                   memopv8f64, f64mem, loadf64, "{1to8}",
2998                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2999                                   EVEX_CD8<64, CD8VF>;
3000 }
3001
3002 let Constraints = "$src1 = $dst" in {
3003 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr,
3004             RegisterClass RC, X86MemOperand x86memop,
3005             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
3006             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
3007   let mayLoad = 1 in
3008   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3009           (ins RC:$src1, RC:$src3, x86memop:$src2),
3010           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3011           [(set RC:$dst, (OpVT (OpNode RC:$src1, (mem_frag addr:$src2), RC:$src3)))]>;
3012    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3013            (ins RC:$src1, RC:$src3, x86scalar_mop:$src2),
3014            !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
3015             ", $src3, $dst|$dst, $src3, ${src2}", BrdcstStr, "}"),
3016            [(set RC:$dst, (OpNode RC:$src1,
3017            (OpVT (X86VBroadcast (scalar_mfrag addr:$src2))), RC:$src3))]>, EVEX_B;
3018 }
3019 } // Constraints = "$src1 = $dst"
3020
3021
3022 let ExeDomain = SSEPackedSingle in {
3023   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", VR512, f512mem,
3024                                     memopv16f32, f32mem, loadf32, "{1to16}",
3025                                     X86Fmadd, v16f32>, EVEX_V512,
3026                                     EVEX_CD8<32, CD8VF>;
3027   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", VR512, f512mem,
3028                                     memopv16f32, f32mem, loadf32, "{1to16}",
3029                                     X86Fmsub, v16f32>, EVEX_V512,
3030                                     EVEX_CD8<32, CD8VF>;
3031   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", VR512, f512mem,
3032                                     memopv16f32, f32mem, loadf32, "{1to16}",
3033                                     X86Fmaddsub, v16f32>,
3034                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
3035   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", VR512, f512mem,
3036                                     memopv16f32, f32mem, loadf32, "{1to16}",
3037                                     X86Fmsubadd, v16f32>,
3038                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
3039   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", VR512, f512mem,
3040                                     memopv16f32, f32mem, loadf32, "{1to16}",
3041                                     X86Fnmadd, v16f32>, EVEX_V512,
3042                                     EVEX_CD8<32, CD8VF>;
3043   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", VR512, f512mem,
3044                                     memopv16f32, f32mem, loadf32, "{1to16}",
3045                                     X86Fnmsub, v16f32>, EVEX_V512,
3046                                     EVEX_CD8<32, CD8VF>;
3047 }
3048 let ExeDomain = SSEPackedDouble in {
3049   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", VR512, f512mem,
3050                                     memopv8f64, f64mem, loadf64, "{1to8}",
3051                                     X86Fmadd, v8f64>, EVEX_V512,
3052                                     VEX_W, EVEX_CD8<64, CD8VF>;
3053   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", VR512, f512mem,
3054                                     memopv8f64, f64mem, loadf64, "{1to8}",
3055                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
3056                                     EVEX_CD8<64, CD8VF>;
3057   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", VR512, f512mem,
3058                                     memopv8f64, f64mem, loadf64, "{1to8}",
3059                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
3060                                     EVEX_CD8<64, CD8VF>;
3061   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", VR512, f512mem,
3062                                     memopv8f64, f64mem, loadf64, "{1to8}",
3063                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
3064                                     EVEX_CD8<64, CD8VF>;
3065   defm VFNMADD132PDZ : avx512_fma3p_m132<0x9C, "vfnmadd132pd", VR512, f512mem,
3066                                   memopv8f64, f64mem, loadf64, "{1to8}",
3067                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
3068                                   EVEX_CD8<64, CD8VF>;
3069   defm VFNMSUB132PDZ : avx512_fma3p_m132<0x9E, "vfnmsub132pd", VR512, f512mem,
3070                                   memopv8f64, f64mem, loadf64, "{1to8}",
3071                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
3072                                   EVEX_CD8<64, CD8VF>;
3073 }
3074
3075 // Scalar FMA
3076 let Constraints = "$src1 = $dst" in {
3077 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3078                  RegisterClass RC, ValueType OpVT,
3079                  X86MemOperand x86memop, Operand memop,
3080                  PatFrag mem_frag> {
3081   let isCommutable = 1 in
3082   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3083                    (ins RC:$src1, RC:$src2, RC:$src3),
3084                    !strconcat(OpcodeStr,
3085                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3086                    [(set RC:$dst,
3087                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3088   let mayLoad = 1 in
3089   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3090                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3091                    !strconcat(OpcodeStr,
3092                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3093                    [(set RC:$dst,
3094                      (OpVT (OpNode RC:$src2, RC:$src1,
3095                             (mem_frag addr:$src3))))]>;
3096 }
3097
3098 } // Constraints = "$src1 = $dst"
3099
3100 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3101                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3102 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3103                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3104 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3105                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3106 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3107                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3108 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3109                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3110 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3111                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3112 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3113                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3114 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3115                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3116
3117 //===----------------------------------------------------------------------===//
3118 // AVX-512  Scalar convert from sign integer to float/double
3119 //===----------------------------------------------------------------------===//
3120
3121 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3122                           X86MemOperand x86memop, string asm> {
3123 let hasSideEffects = 0 in {
3124   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3125               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3126               EVEX_4V;
3127   let mayLoad = 1 in
3128   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3129               (ins DstRC:$src1, x86memop:$src),
3130               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3131               EVEX_4V;
3132 } // hasSideEffects = 0
3133 }
3134 let Predicates = [HasAVX512] in {
3135 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3136                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3137 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3138                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3139 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3140                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3141 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3142                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3143
3144 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3145           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3146 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3147           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3148 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3149           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3150 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3151           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3152
3153 def : Pat<(f32 (sint_to_fp GR32:$src)),
3154           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3155 def : Pat<(f32 (sint_to_fp GR64:$src)),
3156           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3157 def : Pat<(f64 (sint_to_fp GR32:$src)),
3158           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3159 def : Pat<(f64 (sint_to_fp GR64:$src)),
3160           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3161
3162 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3163                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3164 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3165                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3166 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3167                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3168 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3169                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3170
3171 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3172           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3173 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3174           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3175 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3176           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3177 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3178           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3179
3180 def : Pat<(f32 (uint_to_fp GR32:$src)),
3181           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3182 def : Pat<(f32 (uint_to_fp GR64:$src)),
3183           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3184 def : Pat<(f64 (uint_to_fp GR32:$src)),
3185           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3186 def : Pat<(f64 (uint_to_fp GR64:$src)),
3187           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3188 }
3189
3190 //===----------------------------------------------------------------------===//
3191 // AVX-512  Scalar convert from float/double to integer
3192 //===----------------------------------------------------------------------===//
3193 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3194                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3195                           string asm> {
3196 let hasSideEffects = 0 in {
3197   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3198               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3199               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3200               Requires<[HasAVX512]>;
3201   let mayLoad = 1 in
3202   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3203               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3204               Requires<[HasAVX512]>;
3205 } // hasSideEffects = 0
3206 }
3207 let Predicates = [HasAVX512] in {
3208 // Convert float/double to signed/unsigned int 32/64
3209 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3210                                    ssmem, sse_load_f32, "cvtss2si">,
3211                                    XS, EVEX_CD8<32, CD8VT1>;
3212 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3213                                    ssmem, sse_load_f32, "cvtss2si">,
3214                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3215 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3216                                    ssmem, sse_load_f32, "cvtss2usi">,
3217                                    XS, EVEX_CD8<32, CD8VT1>;
3218 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3219                                    int_x86_avx512_cvtss2usi64, ssmem,
3220                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3221                                    EVEX_CD8<32, CD8VT1>;
3222 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3223                                    sdmem, sse_load_f64, "cvtsd2si">,
3224                                    XD, EVEX_CD8<64, CD8VT1>;
3225 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3226                                    sdmem, sse_load_f64, "cvtsd2si">,
3227                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3228 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3229                                    sdmem, sse_load_f64, "cvtsd2usi">,
3230                                    XD, EVEX_CD8<64, CD8VT1>;
3231 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3232                                    int_x86_avx512_cvtsd2usi64, sdmem,
3233                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3234                                    EVEX_CD8<64, CD8VT1>;
3235
3236 let isCodeGenOnly = 1 in {
3237   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3238             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3239             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3240   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3241             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3242             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3243   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3244             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3245             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3246   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3247             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3248             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3249
3250   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3251             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3252             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3253   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3254             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3255             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3256   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3257             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3258             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3259   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3260             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3261             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3262 } // isCodeGenOnly = 1
3263
3264 // Convert float/double to signed/unsigned int 32/64 with truncation
3265 let isCodeGenOnly = 1 in {
3266   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3267                                      ssmem, sse_load_f32, "cvttss2si">,
3268                                      XS, EVEX_CD8<32, CD8VT1>;
3269   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3270                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3271                                      "cvttss2si">, XS, VEX_W,
3272                                      EVEX_CD8<32, CD8VT1>;
3273   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3274                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3275                                      EVEX_CD8<64, CD8VT1>;
3276   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3277                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3278                                      "cvttsd2si">, XD, VEX_W,
3279                                      EVEX_CD8<64, CD8VT1>;
3280   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3281                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3282                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3283   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3284                                      int_x86_avx512_cvttss2usi64, ssmem,
3285                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3286                                      EVEX_CD8<32, CD8VT1>;
3287   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3288                                      int_x86_avx512_cvttsd2usi,
3289                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3290                                      EVEX_CD8<64, CD8VT1>;
3291   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3292                                      int_x86_avx512_cvttsd2usi64, sdmem,
3293                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3294                                      EVEX_CD8<64, CD8VT1>;
3295 } // isCodeGenOnly = 1
3296
3297 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3298                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3299                          string asm> {
3300   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3301               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3302               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3303   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3304               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3305               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3306 }
3307
3308 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3309                                   loadf32, "cvttss2si">, XS,
3310                                   EVEX_CD8<32, CD8VT1>;
3311 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3312                                   loadf32, "cvttss2usi">, XS,
3313                                   EVEX_CD8<32, CD8VT1>;
3314 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3315                                   loadf32, "cvttss2si">, XS, VEX_W,
3316                                   EVEX_CD8<32, CD8VT1>;
3317 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3318                                   loadf32, "cvttss2usi">, XS, VEX_W,
3319                                   EVEX_CD8<32, CD8VT1>;
3320 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3321                                   loadf64, "cvttsd2si">, XD,
3322                                   EVEX_CD8<64, CD8VT1>;
3323 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3324                                   loadf64, "cvttsd2usi">, XD,
3325                                   EVEX_CD8<64, CD8VT1>;
3326 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3327                                   loadf64, "cvttsd2si">, XD, VEX_W,
3328                                   EVEX_CD8<64, CD8VT1>;
3329 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3330                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3331                                   EVEX_CD8<64, CD8VT1>;
3332 } // HasAVX512
3333 //===----------------------------------------------------------------------===//
3334 // AVX-512  Convert form float to double and back
3335 //===----------------------------------------------------------------------===//
3336 let hasSideEffects = 0 in {
3337 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3338                     (ins FR32X:$src1, FR32X:$src2),
3339                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3340                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3341 let mayLoad = 1 in
3342 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3343                     (ins FR32X:$src1, f32mem:$src2),
3344                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3345                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3346                     EVEX_CD8<32, CD8VT1>;
3347
3348 // Convert scalar double to scalar single
3349 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3350                       (ins FR64X:$src1, FR64X:$src2),
3351                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3352                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3353 let mayLoad = 1 in
3354 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3355                       (ins FR64X:$src1, f64mem:$src2),
3356                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3357                       []>, EVEX_4V, VEX_LIG, VEX_W,
3358                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3359 }
3360
3361 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3362       Requires<[HasAVX512]>;
3363 def : Pat<(fextend (loadf32 addr:$src)),
3364     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3365
3366 def : Pat<(extloadf32 addr:$src),
3367     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3368       Requires<[HasAVX512, OptForSize]>;
3369
3370 def : Pat<(extloadf32 addr:$src),
3371     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3372     Requires<[HasAVX512, OptForSpeed]>;
3373
3374 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3375            Requires<[HasAVX512]>;
3376
3377 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3378                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3379                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3380                Domain d> {
3381 let hasSideEffects = 0 in {
3382   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3383               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3384               [(set DstRC:$dst,
3385                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3386   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3387               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3388               [], d>, EVEX, EVEX_B, EVEX_RC;
3389   let mayLoad = 1 in
3390   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3391               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3392               [(set DstRC:$dst,
3393                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3394 } // hasSideEffects = 0
3395 }
3396
3397 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3398                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3399                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3400                Domain d> {
3401 let hasSideEffects = 0 in {
3402   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3403               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3404               [(set DstRC:$dst,
3405                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3406   let mayLoad = 1 in
3407   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3408               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3409               [(set DstRC:$dst,
3410                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3411 } // hasSideEffects = 0
3412 }
3413
3414 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3415                                 memopv8f64, f512mem, v8f32, v8f64,
3416                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3417                                 EVEX_CD8<64, CD8VF>;
3418
3419 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3420                                 memopv4f64, f256mem, v8f64, v8f32,
3421                                 SSEPackedDouble>, EVEX_V512, PS,
3422                                 EVEX_CD8<32, CD8VH>;
3423 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3424             (VCVTPS2PDZrm addr:$src)>;
3425
3426 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3427                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3428           (VCVTPD2PSZrr VR512:$src)>;
3429
3430 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3431                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3432           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3433
3434 //===----------------------------------------------------------------------===//
3435 // AVX-512  Vector convert from sign integer to float/double
3436 //===----------------------------------------------------------------------===//
3437
3438 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3439                                 memopv8i64, i512mem, v16f32, v16i32,
3440                                 SSEPackedSingle>, EVEX_V512, PS,
3441                                 EVEX_CD8<32, CD8VF>;
3442
3443 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3444                                 memopv4i64, i256mem, v8f64, v8i32,
3445                                 SSEPackedDouble>, EVEX_V512, XS,
3446                                 EVEX_CD8<32, CD8VH>;
3447
3448 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3449                                  memopv16f32, f512mem, v16i32, v16f32,
3450                                  SSEPackedSingle>, EVEX_V512, XS,
3451                                  EVEX_CD8<32, CD8VF>;
3452
3453 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3454                                  memopv8f64, f512mem, v8i32, v8f64,
3455                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3456                                  EVEX_CD8<64, CD8VF>;
3457
3458 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3459                                  memopv16f32, f512mem, v16i32, v16f32,
3460                                  SSEPackedSingle>, EVEX_V512, PS,
3461                                  EVEX_CD8<32, CD8VF>;
3462
3463 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3464 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3465                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3466           (VCVTTPS2UDQZrr VR512:$src)>;
3467
3468 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3469                                  memopv8f64, f512mem, v8i32, v8f64,
3470                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3471                                  EVEX_CD8<64, CD8VF>;
3472
3473 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3474 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3475                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3476           (VCVTTPD2UDQZrr VR512:$src)>;
3477
3478 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3479                                  memopv4i64, f256mem, v8f64, v8i32,
3480                                  SSEPackedDouble>, EVEX_V512, XS,
3481                                  EVEX_CD8<32, CD8VH>;
3482
3483 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3484                                  memopv16i32, f512mem, v16f32, v16i32,
3485                                  SSEPackedSingle>, EVEX_V512, XD,
3486                                  EVEX_CD8<32, CD8VF>;
3487
3488 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3489           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3490            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3491
3492 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3493           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3494            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3495
3496 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3497           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3498            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3499
3500 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3501           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3502            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3503
3504 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3505           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3506            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3507
3508 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3509                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3510           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3511 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3512                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3513           (VCVTDQ2PDZrr VR256X:$src)>;
3514 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3515                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3516           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3517 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3518                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3519           (VCVTUDQ2PDZrr VR256X:$src)>;
3520
3521 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3522                RegisterClass DstRC, PatFrag mem_frag,
3523                X86MemOperand x86memop, Domain d> {
3524 let hasSideEffects = 0 in {
3525   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3526               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3527               [], d>, EVEX;
3528   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3529               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3530               [], d>, EVEX, EVEX_B, EVEX_RC;
3531   let mayLoad = 1 in
3532   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3533               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3534               [], d>, EVEX;
3535 } // hasSideEffects = 0
3536 }
3537
3538 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3539                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3540                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3541 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3542                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3543                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3544
3545 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3546                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3547            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3548
3549 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3550                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3551            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3552
3553 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3554                                  memopv16f32, f512mem, SSEPackedSingle>,
3555                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3556 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3557                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3558                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3559
3560 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3561                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3562            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3563
3564 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3565                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3566            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3567
3568 let Predicates = [HasAVX512] in {
3569   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3570             (VCVTPD2PSZrm addr:$src)>;
3571   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3572             (VCVTPS2PDZrm addr:$src)>;
3573 }
3574
3575 //===----------------------------------------------------------------------===//
3576 // Half precision conversion instructions
3577 //===----------------------------------------------------------------------===//
3578 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3579                              X86MemOperand x86memop> {
3580   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3581              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3582              []>, EVEX;
3583   let hasSideEffects = 0, mayLoad = 1 in
3584   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3585              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3586 }
3587
3588 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3589                              X86MemOperand x86memop> {
3590   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3591                (ins srcRC:$src1, i32i8imm:$src2),
3592                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3593                []>, EVEX;
3594   let hasSideEffects = 0, mayStore = 1 in
3595   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3596                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3597                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3598 }
3599
3600 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3601                                     EVEX_CD8<32, CD8VH>;
3602 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3603                                     EVEX_CD8<32, CD8VH>;
3604
3605 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
3606            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
3607            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
3608
3609 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
3610            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
3611            (VCVTPH2PSZrr VR256X:$src)>;
3612
3613 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
3614   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
3615                                  "ucomiss">, PS, EVEX, VEX_LIG,
3616                                  EVEX_CD8<32, CD8VT1>;
3617   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
3618                                   "ucomisd">, PD, EVEX,
3619                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3620   let Pattern = []<dag> in {
3621     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
3622                                    "comiss">, PS, EVEX, VEX_LIG,
3623                                    EVEX_CD8<32, CD8VT1>;
3624     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
3625                                    "comisd">, PD, EVEX,
3626                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3627   }
3628   let isCodeGenOnly = 1 in {
3629     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
3630                               load, "ucomiss">, PS, EVEX, VEX_LIG,
3631                               EVEX_CD8<32, CD8VT1>;
3632     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
3633                               load, "ucomisd">, PD, EVEX,
3634                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3635
3636     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
3637                               load, "comiss">, PS, EVEX, VEX_LIG,
3638                               EVEX_CD8<32, CD8VT1>;
3639     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
3640                               load, "comisd">, PD, EVEX,
3641                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3642   }
3643 }
3644
3645 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
3646 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3647                             X86MemOperand x86memop> {
3648   let hasSideEffects = 0 in {
3649   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3650                (ins RC:$src1, RC:$src2),
3651                !strconcat(OpcodeStr,
3652                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3653   let mayLoad = 1 in {
3654   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3655                (ins RC:$src1, x86memop:$src2),
3656                !strconcat(OpcodeStr,
3657                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3658   }
3659 }
3660 }
3661
3662 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
3663                   EVEX_CD8<32, CD8VT1>;
3664 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
3665                   VEX_W, EVEX_CD8<64, CD8VT1>;
3666 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
3667                   EVEX_CD8<32, CD8VT1>;
3668 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
3669                   VEX_W, EVEX_CD8<64, CD8VT1>;
3670
3671 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
3672               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3673            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3674                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3675
3676 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
3677               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3678            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3679                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3680
3681 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
3682               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3683            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3684                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3685
3686 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
3687               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3688            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3689                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3690
3691 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
3692 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3693                          RegisterClass RC, X86MemOperand x86memop,
3694                          PatFrag mem_frag, ValueType OpVt> {
3695   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3696                         !strconcat(OpcodeStr,
3697                                    " \t{$src, $dst|$dst, $src}"),
3698                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
3699                         EVEX;
3700   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3701                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3702                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
3703                         EVEX;
3704 }
3705 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
3706                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3707 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
3708                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3709 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
3710                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3711 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
3712                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3713
3714 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
3715               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3716            (VRSQRT14PSZr VR512:$src)>;
3717 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
3718               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3719            (VRSQRT14PDZr VR512:$src)>;
3720
3721 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
3722               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3723            (VRCP14PSZr VR512:$src)>;
3724 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
3725               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3726            (VRCP14PDZr VR512:$src)>;
3727
3728 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
3729 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3730                             X86MemOperand x86memop> {
3731   let hasSideEffects = 0, Predicates = [HasERI] in {
3732   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3733                (ins RC:$src1, RC:$src2),
3734                !strconcat(OpcodeStr,
3735                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3736   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3737                (ins RC:$src1, RC:$src2),
3738                !strconcat(OpcodeStr,
3739                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
3740                []>, EVEX_4V, EVEX_B;
3741   let mayLoad = 1 in {
3742   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3743                (ins RC:$src1, x86memop:$src2),
3744                !strconcat(OpcodeStr,
3745                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3746   }
3747 }
3748 }
3749
3750 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
3751                   EVEX_CD8<32, CD8VT1>;
3752 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
3753                   VEX_W, EVEX_CD8<64, CD8VT1>;
3754 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
3755                   EVEX_CD8<32, CD8VT1>;
3756 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
3757                   VEX_W, EVEX_CD8<64, CD8VT1>;
3758
3759 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
3760               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3761                    FROUND_NO_EXC)),
3762            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3763                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3764
3765 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
3766               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3767                    FROUND_NO_EXC)),
3768            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3769                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3770
3771 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
3772               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3773                    FROUND_NO_EXC)),
3774            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3775                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3776
3777 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
3778               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3779                    FROUND_NO_EXC)),
3780            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3781                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3782
3783 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
3784 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
3785                          RegisterClass RC, X86MemOperand x86memop> {
3786   let hasSideEffects = 0, Predicates = [HasERI] in {
3787   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3788                         !strconcat(OpcodeStr,
3789                                    " \t{$src, $dst|$dst, $src}"),
3790                         []>, EVEX;
3791   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3792                         !strconcat(OpcodeStr,
3793                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
3794                         []>, EVEX, EVEX_B;
3795   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3796                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3797                         []>, EVEX;
3798   }
3799 }
3800 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
3801                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3802 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
3803                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3804 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
3805                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3806 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
3807                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3808
3809 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
3810               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3811            (VRSQRT28PSZrb VR512:$src)>;
3812 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
3813               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3814            (VRSQRT28PDZrb VR512:$src)>;
3815
3816 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
3817               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3818            (VRCP28PSZrb VR512:$src)>;
3819 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
3820               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3821            (VRCP28PDZrb VR512:$src)>;
3822
3823 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3824                               OpndItins itins_s, OpndItins itins_d> {
3825   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3826              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3827              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
3828              EVEX, EVEX_V512;
3829
3830   let mayLoad = 1 in
3831   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3832               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3833               [(set VR512:$dst,
3834                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
3835               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
3836
3837   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3838               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3839               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
3840               EVEX, EVEX_V512;
3841
3842   let mayLoad = 1 in
3843     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3844                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3845                 [(set VR512:$dst, (OpNode
3846                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
3847                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
3848
3849 }
3850
3851 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
3852                           Intrinsic F32Int, Intrinsic F64Int,
3853                           OpndItins itins_s, OpndItins itins_d> {
3854   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
3855                (ins FR32X:$src1, FR32X:$src2),
3856                !strconcat(OpcodeStr,
3857                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3858                       [], itins_s.rr>, XS, EVEX_4V;
3859   let isCodeGenOnly = 1 in
3860   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3861                (ins VR128X:$src1, VR128X:$src2),
3862                !strconcat(OpcodeStr,
3863                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3864                [(set VR128X:$dst,
3865                  (F32Int VR128X:$src1, VR128X:$src2))],
3866                itins_s.rr>, XS, EVEX_4V;
3867   let mayLoad = 1 in {
3868   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
3869                (ins FR32X:$src1, f32mem:$src2),
3870                !strconcat(OpcodeStr,
3871                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3872                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3873   let isCodeGenOnly = 1 in
3874   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3875                    (ins VR128X:$src1, ssmem:$src2),
3876                    !strconcat(OpcodeStr,
3877                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3878                    [(set VR128X:$dst,
3879                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
3880                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3881   }
3882   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
3883                (ins FR64X:$src1, FR64X:$src2),
3884                !strconcat(OpcodeStr,
3885                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3886                       XD, EVEX_4V, VEX_W;
3887   let isCodeGenOnly = 1 in
3888   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3889                (ins VR128X:$src1, VR128X:$src2),
3890                !strconcat(OpcodeStr,
3891                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3892                [(set VR128X:$dst,
3893                  (F64Int VR128X:$src1, VR128X:$src2))],
3894                itins_s.rr>, XD, EVEX_4V, VEX_W;
3895   let mayLoad = 1 in {
3896   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
3897                (ins FR64X:$src1, f64mem:$src2),
3898                !strconcat(OpcodeStr,
3899                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3900                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3901   let isCodeGenOnly = 1 in
3902   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3903                   (ins VR128X:$src1, sdmem:$src2),
3904                    !strconcat(OpcodeStr,
3905                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3906                   [(set VR128X:$dst,
3907                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
3908                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3909   }
3910 }
3911
3912
3913 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
3914                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
3915                 SSE_SQRTSS, SSE_SQRTSD>,
3916               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
3917                 SSE_SQRTPS, SSE_SQRTPD>;
3918
3919 let Predicates = [HasAVX512] in {
3920   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
3921                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
3922                    (VSQRTPSZrr VR512:$src1)>;
3923   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
3924                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
3925                    (VSQRTPDZrr VR512:$src1)>;
3926
3927   def : Pat<(f32 (fsqrt FR32X:$src)),
3928             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3929   def : Pat<(f32 (fsqrt (load addr:$src))),
3930             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
3931             Requires<[OptForSize]>;
3932   def : Pat<(f64 (fsqrt FR64X:$src)),
3933             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
3934   def : Pat<(f64 (fsqrt (load addr:$src))),
3935             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
3936             Requires<[OptForSize]>;
3937
3938   def : Pat<(f32 (X86frsqrt FR32X:$src)),
3939             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3940   def : Pat<(f32 (X86frsqrt (load addr:$src))),
3941             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3942             Requires<[OptForSize]>;
3943
3944   def : Pat<(f32 (X86frcp FR32X:$src)),
3945             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3946   def : Pat<(f32 (X86frcp (load addr:$src))),
3947             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3948             Requires<[OptForSize]>;
3949
3950   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
3951             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
3952                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
3953                               VR128X)>;
3954   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
3955             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
3956
3957   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
3958             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
3959                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
3960                               VR128X)>;
3961   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
3962             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
3963 }
3964
3965
3966 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
3967                             X86MemOperand x86memop, RegisterClass RC,
3968                             PatFrag mem_frag32, PatFrag mem_frag64,
3969                             Intrinsic V4F32Int, Intrinsic V2F64Int,
3970                             CD8VForm VForm> {
3971 let ExeDomain = SSEPackedSingle in {
3972   // Intrinsic operation, reg.
3973   // Vector intrinsic operation, reg
3974   def PSr : AVX512AIi8<opcps, MRMSrcReg,
3975                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3976                     !strconcat(OpcodeStr,
3977                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3978                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
3979
3980   // Vector intrinsic operation, mem
3981   def PSm : AVX512AIi8<opcps, MRMSrcMem,
3982                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3983                     !strconcat(OpcodeStr,
3984                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3985                     [(set RC:$dst,
3986                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
3987                     EVEX_CD8<32, VForm>;
3988 } // ExeDomain = SSEPackedSingle
3989
3990 let ExeDomain = SSEPackedDouble in {
3991   // Vector intrinsic operation, reg
3992   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
3993                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3994                      !strconcat(OpcodeStr,
3995                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3996                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
3997
3998   // Vector intrinsic operation, mem
3999   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4000                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4001                      !strconcat(OpcodeStr,
4002                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4003                      [(set RC:$dst,
4004                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4005                      EVEX_CD8<64, VForm>;
4006 } // ExeDomain = SSEPackedDouble
4007 }
4008
4009 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4010                             string OpcodeStr,
4011                             Intrinsic F32Int,
4012                             Intrinsic F64Int> {
4013 let ExeDomain = GenericDomain in {
4014   // Operation, reg.
4015   let hasSideEffects = 0 in
4016   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4017       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4018       !strconcat(OpcodeStr,
4019               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4020       []>;
4021
4022   // Intrinsic operation, reg.
4023   let isCodeGenOnly = 1 in
4024   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4025         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4026         !strconcat(OpcodeStr,
4027                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4028         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4029
4030   // Intrinsic operation, mem.
4031   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4032                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4033                      !strconcat(OpcodeStr,
4034                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4035                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4036                                          sse_load_f32:$src2, imm:$src3))]>,
4037                      EVEX_CD8<32, CD8VT1>;
4038
4039   // Operation, reg.
4040   let hasSideEffects = 0 in
4041   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4042         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4043         !strconcat(OpcodeStr,
4044                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4045         []>, VEX_W;
4046
4047   // Intrinsic operation, reg.
4048   let isCodeGenOnly = 1 in
4049   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4050         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4051         !strconcat(OpcodeStr,
4052                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4053         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4054         VEX_W;
4055
4056   // Intrinsic operation, mem.
4057   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4058         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4059         !strconcat(OpcodeStr,
4060                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4061         [(set VR128X:$dst,
4062               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4063         VEX_W, EVEX_CD8<64, CD8VT1>;
4064 } // ExeDomain = GenericDomain
4065 }
4066
4067 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4068                             X86MemOperand x86memop, RegisterClass RC,
4069                             PatFrag mem_frag, Domain d> {
4070 let ExeDomain = d in {
4071   // Intrinsic operation, reg.
4072   // Vector intrinsic operation, reg
4073   def r : AVX512AIi8<opc, MRMSrcReg,
4074                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4075                     !strconcat(OpcodeStr,
4076                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4077                     []>, EVEX;
4078
4079   // Vector intrinsic operation, mem
4080   def m : AVX512AIi8<opc, MRMSrcMem,
4081                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4082                     !strconcat(OpcodeStr,
4083                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4084                     []>, EVEX;
4085 } // ExeDomain
4086 }
4087
4088
4089 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4090                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4091                                 EVEX_CD8<32, CD8VF>;
4092
4093 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4094                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4095                    FROUND_CURRENT)),
4096                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4097
4098
4099 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4100                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4101                                 VEX_W, EVEX_CD8<64, CD8VF>;
4102
4103 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4104                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4105                   FROUND_CURRENT)),
4106                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4107
4108 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4109                      Operand x86memop, RegisterClass RC, Domain d> {
4110 let ExeDomain = d in {
4111   def r : AVX512AIi8<opc, MRMSrcReg,
4112                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4113                     !strconcat(OpcodeStr,
4114                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4115                     []>, EVEX_4V;
4116
4117   def m : AVX512AIi8<opc, MRMSrcMem,
4118                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4119                     !strconcat(OpcodeStr,
4120                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4121                     []>, EVEX_4V;
4122 } // ExeDomain
4123 }
4124
4125 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4126                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4127
4128 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4129                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4130
4131 def : Pat<(ffloor FR32X:$src),
4132           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4133 def : Pat<(f64 (ffloor FR64X:$src)),
4134           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4135 def : Pat<(f32 (fnearbyint FR32X:$src)),
4136           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4137 def : Pat<(f64 (fnearbyint FR64X:$src)),
4138           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4139 def : Pat<(f32 (fceil FR32X:$src)),
4140           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4141 def : Pat<(f64 (fceil FR64X:$src)),
4142           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4143 def : Pat<(f32 (frint FR32X:$src)),
4144           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4145 def : Pat<(f64 (frint FR64X:$src)),
4146           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4147 def : Pat<(f32 (ftrunc FR32X:$src)),
4148           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4149 def : Pat<(f64 (ftrunc FR64X:$src)),
4150           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4151
4152 def : Pat<(v16f32 (ffloor VR512:$src)),
4153           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4154 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4155           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4156 def : Pat<(v16f32 (fceil VR512:$src)),
4157           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4158 def : Pat<(v16f32 (frint VR512:$src)),
4159           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4160 def : Pat<(v16f32 (ftrunc VR512:$src)),
4161           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4162
4163 def : Pat<(v8f64 (ffloor VR512:$src)),
4164           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4165 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4166           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4167 def : Pat<(v8f64 (fceil VR512:$src)),
4168           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4169 def : Pat<(v8f64 (frint VR512:$src)),
4170           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4171 def : Pat<(v8f64 (ftrunc VR512:$src)),
4172           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4173
4174 //-------------------------------------------------
4175 // Integer truncate and extend operations
4176 //-------------------------------------------------
4177
4178 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4179                           RegisterClass dstRC, RegisterClass srcRC,
4180                           RegisterClass KRC, X86MemOperand x86memop> {
4181   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4182                (ins srcRC:$src),
4183                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4184                []>, EVEX;
4185
4186   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4187                (ins KRC:$mask, srcRC:$src),
4188                !strconcat(OpcodeStr,
4189                  " \t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4190                []>, EVEX, EVEX_K;
4191
4192   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4193                (ins KRC:$mask, srcRC:$src),
4194                !strconcat(OpcodeStr,
4195                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4196                []>, EVEX, EVEX_KZ;
4197
4198   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4199                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4200                []>, EVEX;
4201
4202   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4203                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4204                !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4205                []>, EVEX, EVEX_K;
4206
4207 }
4208 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4209                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4210 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4211                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4212 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4213                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4214 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4215                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4216 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4217                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4218 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4219                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4220 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4221                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4222 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4223                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4224 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4225                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4226 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4227                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4228 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4229                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4230 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4231                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4232 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4233                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4234 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4235                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4236 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4237                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4238
4239 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4240 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4241 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4242 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4243 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4244
4245 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4246                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4247 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4248                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4249 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4250                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4251 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4252                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4253
4254
4255 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4256                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4257                       PatFrag mem_frag, X86MemOperand x86memop,
4258                       ValueType OpVT, ValueType InVT> {
4259
4260   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4261               (ins SrcRC:$src),
4262               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4263               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4264
4265   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4266               (ins KRC:$mask, SrcRC:$src),
4267               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4268               []>, EVEX, EVEX_K;
4269
4270   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4271               (ins KRC:$mask, SrcRC:$src),
4272               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4273               []>, EVEX, EVEX_KZ;
4274
4275   let mayLoad = 1 in {
4276     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4277               (ins x86memop:$src),
4278               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4279               [(set DstRC:$dst,
4280                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4281               EVEX;
4282
4283     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4284               (ins KRC:$mask, x86memop:$src),
4285               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4286               []>,
4287               EVEX, EVEX_K;
4288
4289     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4290               (ins KRC:$mask, x86memop:$src),
4291               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4292               []>,
4293               EVEX, EVEX_KZ;
4294   }
4295 }
4296
4297 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4298                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4299                              EVEX_CD8<8, CD8VQ>;
4300 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4301                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4302                              EVEX_CD8<8, CD8VO>;
4303 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4304                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4305                              EVEX_CD8<16, CD8VH>;
4306 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4307                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4308                              EVEX_CD8<16, CD8VQ>;
4309 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4310                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4311                              EVEX_CD8<32, CD8VH>;
4312
4313 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4314                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4315                              EVEX_CD8<8, CD8VQ>;
4316 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4317                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4318                              EVEX_CD8<8, CD8VO>;
4319 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4320                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4321                              EVEX_CD8<16, CD8VH>;
4322 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4323                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4324                              EVEX_CD8<16, CD8VQ>;
4325 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4326                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4327                              EVEX_CD8<32, CD8VH>;
4328
4329 //===----------------------------------------------------------------------===//
4330 // GATHER - SCATTER Operations
4331
4332 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4333                        RegisterClass RC, X86MemOperand memop> {
4334 let mayLoad = 1,
4335   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4336   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4337             (ins RC:$src1, KRC:$mask, memop:$src2),
4338             !strconcat(OpcodeStr,
4339             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4340             []>, EVEX, EVEX_K;
4341 }
4342
4343 let ExeDomain = SSEPackedDouble in {
4344 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4345                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4346 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4347                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4348 }
4349
4350 let ExeDomain = SSEPackedSingle in {
4351 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4352                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4353 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4354                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4355 }
4356
4357 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4358                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4359 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4360                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4361
4362 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4363                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4364 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4365                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4366
4367 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4368                        RegisterClass RC, X86MemOperand memop> {
4369 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4370   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4371             (ins memop:$dst, KRC:$mask, RC:$src2),
4372             !strconcat(OpcodeStr,
4373             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4374             []>, EVEX, EVEX_K;
4375 }
4376
4377 let ExeDomain = SSEPackedDouble in {
4378 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4379                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4380 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4381                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4382 }
4383
4384 let ExeDomain = SSEPackedSingle in {
4385 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4386                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4387 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4388                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4389 }
4390
4391 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4392                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4393 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4394                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4395
4396 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4397                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4398 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4399                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4400
4401 // prefetch
4402 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4403                        RegisterClass KRC, X86MemOperand memop> {
4404   let Predicates = [HasPFI], hasSideEffects = 1 in
4405   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4406             !strconcat(OpcodeStr, " \t{$src {${mask}}|{${mask}}, $src}"),
4407             []>, EVEX, EVEX_K;
4408 }
4409
4410 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4411                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4412
4413 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4414                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4415
4416 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4417                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4418
4419 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4420                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4421
4422 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4423                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4424
4425 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4426                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4427
4428 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4429                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4430
4431 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4432                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4433
4434 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4435                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4436
4437 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4438                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4439
4440 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4441                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4442
4443 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4444                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4445
4446 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4447                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4448
4449 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4450                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4451
4452 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4453                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4454
4455 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4456                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4457 //===----------------------------------------------------------------------===//
4458 // VSHUFPS - VSHUFPD Operations
4459
4460 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4461                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4462                       Domain d> {
4463   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4464                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4465                    !strconcat(OpcodeStr,
4466                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4467                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4468                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4469                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4470   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4471                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4472                    !strconcat(OpcodeStr,
4473                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4474                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4475                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4476                    EVEX_4V, Sched<[WriteShuffle]>;
4477 }
4478
4479 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4480                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4481 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4482                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4483
4484 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4485           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4486 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4487                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4488           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4489
4490 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4491           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4492 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4493                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4494           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4495
4496 multiclass avx512_valign<string Suffix, RegisterClass RC, RegisterClass KRC,
4497                          RegisterClass MRC, X86MemOperand x86memop,
4498                          ValueType IntVT, ValueType FloatVT> {
4499   defm rri : AVX512_masking<0x03, MRMSrcReg, (outs RC:$dst),
4500                      (ins RC:$src1, RC:$src2, i8imm:$src3),
4501                      "valign"##Suffix,
4502                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4503                      (IntVT (X86VAlign RC:$src2, RC:$src1,
4504                                        (i8 imm:$src3))),
4505                      IntVT, RC, KRC>,
4506              AVX512AIi8Base, EVEX_4V;
4507
4508   // Also match valign of packed floats.
4509   def : Pat<(FloatVT (X86VAlign RC:$src1, RC:$src2, (i8 imm:$imm))),
4510             (!cast<Instruction>(NAME##rri) RC:$src2, RC:$src1, imm:$imm)>;
4511
4512   // Non-masking intrinsic call.
4513   def : Pat<(IntVT
4514                (!cast<Intrinsic>("int_x86_avx512_mask_valign_"##Suffix##"_512")
4515                      RC:$src1, RC:$src2, imm:$src3,
4516                      (IntVT (bitconvert (v16i32 immAllZerosV))), -1)),
4517             (!cast<Instruction>(NAME#rri) RC:$src1, RC:$src2, imm:$src3)>;
4518
4519   // Masking intrinsic call.
4520   def : Pat<(IntVT
4521                (!cast<Intrinsic>("int_x86_avx512_mask_valign_"##Suffix##"_512")
4522                      RC:$src1, RC:$src2, imm:$src3,
4523                      RC:$src4, MRC:$mask)),
4524             (!cast<Instruction>(NAME#rrik) RC:$src4,
4525                (COPY_TO_REGCLASS MRC:$mask, KRC), RC:$src1,
4526                RC:$src2, imm:$src3)>;
4527
4528   let mayLoad = 1 in
4529   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs RC:$dst),
4530                      (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4531                      !strconcat("valign"##Suffix,
4532                      " \t{$src3, $src2, $src1, $dst|"
4533                          "$dst, $src1, $src2, $src3}"),
4534                      []>, EVEX_4V;
4535 }
4536 defm VALIGND : avx512_valign<"d", VR512, VK16WM, GR16, i512mem, v16i32, v16f32>,
4537                  EVEX_V512, EVEX_CD8<32, CD8VF>;
4538 defm VALIGNQ : avx512_valign<"q", VR512, VK8WM, GR8, i512mem, v8i64, v8f64>,
4539                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4540
4541 // Helper fragments to match sext vXi1 to vXiY.
4542 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
4543 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
4544
4545 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
4546                         RegisterClass KRC, RegisterClass RC,
4547                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
4548                         string BrdcstStr> {
4549   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4550             !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4551             []>, EVEX;
4552   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4553              !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4554              []>, EVEX, EVEX_K;
4555   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4556               !strconcat(OpcodeStr,
4557                          " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4558               []>, EVEX, EVEX_KZ;
4559   let mayLoad = 1 in {
4560     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4561               (ins x86memop:$src),
4562               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4563               []>, EVEX;
4564     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4565                (ins KRC:$mask, x86memop:$src),
4566                !strconcat(OpcodeStr,
4567                           " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4568                []>, EVEX, EVEX_K;
4569     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4570                 (ins KRC:$mask, x86memop:$src),
4571                 !strconcat(OpcodeStr,
4572                            " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4573                 []>, EVEX, EVEX_KZ;
4574     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4575                (ins x86scalar_mop:$src),
4576                !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4577                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
4578                []>, EVEX, EVEX_B;
4579     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4580                 (ins KRC:$mask, x86scalar_mop:$src),
4581                 !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4582                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
4583                 []>, EVEX, EVEX_B, EVEX_K;
4584     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4585                  (ins KRC:$mask, x86scalar_mop:$src),
4586                  !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4587                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
4588                             BrdcstStr, "}"),
4589                  []>, EVEX, EVEX_B, EVEX_KZ;
4590   }
4591 }
4592
4593 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
4594                            i512mem, i32mem, "{1to16}">, EVEX_V512,
4595                            EVEX_CD8<32, CD8VF>;
4596 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
4597                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
4598                            EVEX_CD8<64, CD8VF>;
4599
4600 def : Pat<(xor
4601           (bc_v16i32 (v16i1sextv16i32)),
4602           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
4603           (VPABSDZrr VR512:$src)>;
4604 def : Pat<(xor
4605           (bc_v8i64 (v8i1sextv8i64)),
4606           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
4607           (VPABSQZrr VR512:$src)>;
4608
4609 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
4610                    (v16i32 immAllZerosV), (i16 -1))),
4611           (VPABSDZrr VR512:$src)>;
4612 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
4613                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
4614           (VPABSQZrr VR512:$src)>;
4615
4616 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
4617                         RegisterClass RC, RegisterClass KRC,
4618                         X86MemOperand x86memop,
4619                         X86MemOperand x86scalar_mop, string BrdcstStr> {
4620   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4621        (ins RC:$src),
4622        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
4623        []>, EVEX;
4624   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4625        (ins x86memop:$src),
4626        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
4627        []>, EVEX;
4628   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4629        (ins x86scalar_mop:$src),
4630        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4631                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
4632        []>, EVEX, EVEX_B;
4633   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4634        (ins KRC:$mask, RC:$src),
4635        !strconcat(OpcodeStr,
4636                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4637        []>, EVEX, EVEX_KZ;
4638   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4639        (ins KRC:$mask, x86memop:$src),
4640        !strconcat(OpcodeStr,
4641                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4642        []>, EVEX, EVEX_KZ;
4643   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4644        (ins KRC:$mask, x86scalar_mop:$src),
4645        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4646                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
4647                   BrdcstStr, "}"),
4648        []>, EVEX, EVEX_KZ, EVEX_B;
4649
4650   let Constraints = "$src1 = $dst" in {
4651   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4652        (ins RC:$src1, KRC:$mask, RC:$src2),
4653        !strconcat(OpcodeStr,
4654                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4655        []>, EVEX, EVEX_K;
4656   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4657        (ins RC:$src1, KRC:$mask, x86memop:$src2),
4658        !strconcat(OpcodeStr,
4659                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4660        []>, EVEX, EVEX_K;
4661   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4662        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
4663        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
4664                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
4665        []>, EVEX, EVEX_K, EVEX_B;
4666    }
4667 }
4668
4669 let Predicates = [HasCDI] in {
4670 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
4671                     i512mem, i32mem, "{1to16}">,
4672                     EVEX_V512, EVEX_CD8<32, CD8VF>;
4673
4674
4675 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
4676                     i512mem, i64mem, "{1to8}">,
4677                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4678
4679 }
4680
4681 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
4682                                               GR16:$mask),
4683           (VPCONFLICTDrrk VR512:$src1,
4684            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
4685
4686 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
4687                                               GR8:$mask),
4688           (VPCONFLICTQrrk VR512:$src1,
4689            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
4690
4691 let Predicates = [HasCDI] in {
4692 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
4693                     i512mem, i32mem, "{1to16}">,
4694                     EVEX_V512, EVEX_CD8<32, CD8VF>;
4695
4696
4697 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
4698                     i512mem, i64mem, "{1to8}">,
4699                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4700
4701 }
4702
4703 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
4704                                               GR16:$mask),
4705           (VPLZCNTDrrk VR512:$src1,
4706            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
4707
4708 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
4709                                               GR8:$mask),
4710           (VPLZCNTQrrk VR512:$src1,
4711            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
4712
4713 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
4714           (VPLZCNTDrm addr:$src)>;
4715 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
4716           (VPLZCNTDrr VR512:$src)>;
4717 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
4718           (VPLZCNTQrm addr:$src)>;
4719 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
4720           (VPLZCNTQrr VR512:$src)>;
4721
4722 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
4723 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
4724 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
4725
4726 def : Pat<(store VK1:$src, addr:$dst),
4727           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
4728
4729 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
4730                            (truncstore node:$val, node:$ptr), [{
4731   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
4732 }]>;
4733
4734 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
4735           (MOV8mr addr:$dst, GR8:$src)>;
4736