Revert r202396, r202397.
[opencl/llvm.git] / lib / Target / XCore / XCoreISelLowering.h
1 //===-- XCoreISelLowering.h - XCore DAG Lowering Interface ------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file defines the interfaces that XCore uses to lower LLVM code into a
11 // selection DAG.
12 //
13 //===----------------------------------------------------------------------===//
15 #ifndef XCOREISELLOWERING_H
16 #define XCOREISELLOWERING_H
18 #include "XCore.h"
19 #include "llvm/CodeGen/SelectionDAG.h"
20 #include "llvm/Target/TargetLowering.h"
22 namespace llvm {
24   // Forward delcarations
25   class XCoreSubtarget;
26   class XCoreTargetMachine;
28   namespace XCoreISD {
29     enum NodeType {
30       // Start the numbering where the builtin ops and target ops leave off.
31       FIRST_NUMBER = ISD::BUILTIN_OP_END,
33       // Branch and link (call)
34       BL,
36       // pc relative address
37       PCRelativeWrapper,
39       // dp relative address
40       DPRelativeWrapper,
42       // cp relative address
43       CPRelativeWrapper,
45       // Store word to stack
46       STWSP,
48       // Corresponds to retsp instruction
49       RETSP,
51       // Corresponds to LADD instruction
52       LADD,
54       // Corresponds to LSUB instruction
55       LSUB,
57       // Corresponds to LMUL instruction
58       LMUL,
60       // Corresponds to MACCU instruction
61       MACCU,
63       // Corresponds to MACCS instruction
64       MACCS,
66       // Corresponds to CRC8 instruction
67       CRC8,
69       // Jumptable branch.
70       BR_JT,
72       // Jumptable branch using long branches for each entry.
73       BR_JT32,
75       // Offset from frame pointer to the first (possible) on-stack argument
76       FRAME_TO_ARGS_OFFSET,
78       // Exception handler return. The stack is restored to the first
79       // followed by a jump to the second argument.
80       EH_RETURN,
82       // Memory barrier.
83       MEMBARRIER
84     };
85   }
87   //===--------------------------------------------------------------------===//
88   // TargetLowering Implementation
89   //===--------------------------------------------------------------------===//
90   class XCoreTargetLowering : public TargetLowering
91   {
92   public:
94     explicit XCoreTargetLowering(XCoreTargetMachine &TM);
96     using TargetLowering::isZExtFree;
97     virtual bool isZExtFree(SDValue Val, EVT VT2) const;
100     virtual unsigned getJumpTableEncoding() const;
101     virtual MVT getScalarShiftAmountTy(EVT LHSTy) const { return MVT::i32; }
103     /// LowerOperation - Provide custom lowering hooks for some operations.
104     virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG) const;
106     /// ReplaceNodeResults - Replace the results of node with an illegal result
107     /// type with new values built out of custom code.
108     ///
109     virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue>&Results,
110                                     SelectionDAG &DAG) const;
112     /// getTargetNodeName - This method returns the name of a target specific
113     //  DAG node.
114     virtual const char *getTargetNodeName(unsigned Opcode) const;
116     virtual MachineBasicBlock *
117       EmitInstrWithCustomInserter(MachineInstr *MI,
118                                   MachineBasicBlock *MBB) const;
120     virtual bool isLegalAddressingMode(const AddrMode &AM,
121                                        Type *Ty) const;
123   private:
124     const XCoreTargetMachine &TM;
125     const XCoreSubtarget &Subtarget;
127     // Lower Operand helpers
128     SDValue LowerCCCArguments(SDValue Chain,
129                               CallingConv::ID CallConv,
130                               bool isVarArg,
131                               const SmallVectorImpl<ISD::InputArg> &Ins,
132                               SDLoc dl, SelectionDAG &DAG,
133                               SmallVectorImpl<SDValue> &InVals) const;
134     SDValue LowerCCCCallTo(SDValue Chain, SDValue Callee,
135                            CallingConv::ID CallConv, bool isVarArg,
136                            bool isTailCall,
137                            const SmallVectorImpl<ISD::OutputArg> &Outs,
138                            const SmallVectorImpl<SDValue> &OutVals,
139                            const SmallVectorImpl<ISD::InputArg> &Ins,
140                            SDLoc dl, SelectionDAG &DAG,
141                            SmallVectorImpl<SDValue> &InVals) const;
142     SDValue LowerCallResult(SDValue Chain, SDValue InFlag,
143                             CallingConv::ID CallConv, bool isVarArg,
144                             const SmallVectorImpl<ISD::InputArg> &Ins,
145                             SDLoc dl, SelectionDAG &DAG,
146                             SmallVectorImpl<SDValue> &InVals) const;
147     SDValue getReturnAddressFrameIndex(SelectionDAG &DAG) const;
148     SDValue getGlobalAddressWrapper(SDValue GA, const GlobalValue *GV,
149                                     SelectionDAG &DAG) const;
150     SDValue lowerLoadWordFromAlignedBasePlusOffset(SDLoc DL, SDValue Chain,
151                                                    SDValue Base, int64_t Offset,
152                                                    SelectionDAG &DAG) const;
154     // Lower Operand specifics
155     SDValue LowerLOAD(SDValue Op, SelectionDAG &DAG) const;
156     SDValue LowerSTORE(SDValue Op, SelectionDAG &DAG) const;
157     SDValue LowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const;
158     SDValue LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const;
159     SDValue LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const;
160     SDValue LowerBlockAddress(SDValue Op, SelectionDAG &DAG) const;
161     SDValue LowerConstantPool(SDValue Op, SelectionDAG &DAG) const;
162     SDValue LowerBR_JT(SDValue Op, SelectionDAG &DAG) const;
163     SDValue LowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const;
164     SDValue LowerVAARG(SDValue Op, SelectionDAG &DAG) const;
165     SDValue LowerVASTART(SDValue Op, SelectionDAG &DAG) const;
166     SDValue LowerUMUL_LOHI(SDValue Op, SelectionDAG &DAG) const;
167     SDValue LowerSMUL_LOHI(SDValue Op, SelectionDAG &DAG) const;
168     SDValue LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const;
169     SDValue LowerFRAME_TO_ARGS_OFFSET(SDValue Op, SelectionDAG &DAG) const;
170     SDValue LowerRETURNADDR(SDValue Op, SelectionDAG &DAG) const;
171     SDValue LowerINIT_TRAMPOLINE(SDValue Op, SelectionDAG &DAG) const;
172     SDValue LowerADJUST_TRAMPOLINE(SDValue Op, SelectionDAG &DAG) const;
173     SDValue LowerINTRINSIC_WO_CHAIN(SDValue Op, SelectionDAG &DAG) const;
174     SDValue LowerATOMIC_FENCE(SDValue Op, SelectionDAG &DAG) const;
175     SDValue LowerATOMIC_LOAD(SDValue Op, SelectionDAG &DAG) const;
176     SDValue LowerATOMIC_STORE(SDValue Op, SelectionDAG &DAG) const;
178     // Inline asm support
179     std::pair<unsigned, const TargetRegisterClass*>
180     getRegForInlineAsmConstraint(const std::string &Constraint,
181                                  MVT VT) const;
183     // Expand specifics
184     SDValue TryExpandADDWithMul(SDNode *Op, SelectionDAG &DAG) const;
185     SDValue ExpandADDSUB(SDNode *Op, SelectionDAG &DAG) const;
187     virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
189     virtual void computeMaskedBitsForTargetNode(const SDValue Op,
190                                                 APInt &KnownZero,
191                                                 APInt &KnownOne,
192                                                 const SelectionDAG &DAG,
193                                                 unsigned Depth = 0) const;
195     virtual SDValue
196       LowerFormalArguments(SDValue Chain,
197                            CallingConv::ID CallConv,
198                            bool isVarArg,
199                            const SmallVectorImpl<ISD::InputArg> &Ins,
200                            SDLoc dl, SelectionDAG &DAG,
201                            SmallVectorImpl<SDValue> &InVals) const;
203     virtual SDValue
204       LowerCall(TargetLowering::CallLoweringInfo &CLI,
205                 SmallVectorImpl<SDValue> &InVals) const;
207     virtual SDValue
208       LowerReturn(SDValue Chain,
209                   CallingConv::ID CallConv, bool isVarArg,
210                   const SmallVectorImpl<ISD::OutputArg> &Outs,
211                   const SmallVectorImpl<SDValue> &OutVals,
212                   SDLoc dl, SelectionDAG &DAG) const;
214     virtual bool
215       CanLowerReturn(CallingConv::ID CallConv, MachineFunction &MF,
216                      bool isVarArg,
217                      const SmallVectorImpl<ISD::OutputArg> &ArgsFlags,
218                      LLVMContext &Context) const;
219   };
222 #endif // XCOREISELLOWERING_H