Mass update to CodeGen tests to use CHECK-LABEL for labels corresponding to function...
authorStephen Lin <stephenwlin@gmail.com>
Sun, 14 Jul 2013 06:24:09 +0000 (06:24 +0000)
committerStephen Lin <stephenwlin@gmail.com>
Sun, 14 Jul 2013 06:24:09 +0000 (06:24 +0000)
This update was done with the following bash script:

  find test/CodeGen -name "*.ll" | \
  while read NAME; do
    echo "$NAME"
    if ! grep -q "^; *RUN: *llc.*debug" $NAME; then
      TEMP=`mktemp -t temp`
      cp $NAME $TEMP
      sed -n "s/^define [^@]*@\([A-Za-z0-9_]*\)(.*$/\1/p" < $NAME | \
      while read FUNC; do
        sed -i '' "s/;\(.*\)\([A-Za-z0-9_-]*\):\( *\)$FUNC: *\$/;\1\2-LABEL:\3$FUNC:/g" $TEMP
      done
      sed -i '' "s/;\(.*\)-LABEL-LABEL:/;\1-LABEL:/" $TEMP
      sed -i '' "s/;\(.*\)-NEXT-LABEL:/;\1-NEXT:/" $TEMP
      sed -i '' "s/;\(.*\)-NOT-LABEL:/;\1-NOT:/" $TEMP
      sed -i '' "s/;\(.*\)-DAG-LABEL:/;\1-DAG:/" $TEMP
      mv $TEMP $NAME
    fi
  done

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@186280 91177308-0d34-0410-b5e6-96231b3b80d8

937 files changed:
test/CodeGen/AArch64/addsub.ll
test/CodeGen/AArch64/addsub_ext.ll
test/CodeGen/AArch64/atomic-ops-not-barriers.ll
test/CodeGen/AArch64/basic-pic.ll
test/CodeGen/AArch64/bitfield-insert.ll
test/CodeGen/AArch64/breg.ll
test/CodeGen/AArch64/callee-save.ll
test/CodeGen/AArch64/code-model-large-abs.ll
test/CodeGen/AArch64/compare-branch.ll
test/CodeGen/AArch64/dp1.ll
test/CodeGen/AArch64/dp2.ll
test/CodeGen/AArch64/extract.ll
test/CodeGen/AArch64/fastcc-reserved.ll
test/CodeGen/AArch64/fastcc.ll
test/CodeGen/AArch64/floatdp_1source.ll
test/CodeGen/AArch64/fp-dp3.ll
test/CodeGen/AArch64/fpimm.ll
test/CodeGen/AArch64/func-argpassing.ll
test/CodeGen/AArch64/func-calls.ll
test/CodeGen/AArch64/got-abuse.ll
test/CodeGen/AArch64/i128-align.ll
test/CodeGen/AArch64/ldst-regoffset.ll
test/CodeGen/AArch64/ldst-unscaledimm.ll
test/CodeGen/AArch64/ldst-unsignedimm.ll
test/CodeGen/AArch64/literal_pools.ll
test/CodeGen/AArch64/local_vars.ll
test/CodeGen/AArch64/logical_shifted_reg.ll
test/CodeGen/AArch64/regress-tail-livereg.ll
test/CodeGen/AArch64/sibling-call.ll
test/CodeGen/AArch64/tail-call.ll
test/CodeGen/ARM/2007-01-19-InfiniteLoop.ll
test/CodeGen/ARM/2009-08-31-TwoRegShuffle.ll
test/CodeGen/ARM/2009-09-28-LdStOptiBug.ll
test/CodeGen/ARM/2009-11-07-SubRegAsmPrinting.ll
test/CodeGen/ARM/2010-05-18-PostIndexBug.ll
test/CodeGen/ARM/2010-11-29-PrologueBug.ll
test/CodeGen/ARM/2010-12-07-PEIBug.ll
test/CodeGen/ARM/2011-03-15-LdStMultipleBug.ll
test/CodeGen/ARM/2011-03-23-PeepholeBug.ll
test/CodeGen/ARM/2011-04-07-schediv.ll
test/CodeGen/ARM/2011-04-11-MachineLICMBug.ll
test/CodeGen/ARM/2011-11-28-DAGCombineBug.ll
test/CodeGen/ARM/2012-03-26-FoldImmBug.ll
test/CodeGen/ARM/2012-08-23-legalize-vmull.ll
test/CodeGen/ARM/2012-09-18-ARMv4ISelBug.ll
test/CodeGen/ARM/2012-10-04-AAPCS-byval-align8.ll
test/CodeGen/ARM/2012-10-04-LDRB_POST_IMM-Crash.ll
test/CodeGen/ARM/2012-10-18-PR14099-ByvalFrameAddress.ll
test/CodeGen/ARM/2013-01-21-PR14992.ll
test/CodeGen/ARM/2013-02-27-expand-vfma.ll
test/CodeGen/ARM/2013-04-05-Small-ByVal-Structs-PR15293.ll
test/CodeGen/ARM/2013-04-16-AAPCS-C4-vs-VFP.ll
test/CodeGen/ARM/2013-04-21-AAPCS-VA-C.1.cp.ll
test/CodeGen/ARM/2013-05-05-IfConvertBug.ll
test/CodeGen/ARM/a15-SD-dep.ll
test/CodeGen/ARM/a15-partial-update.ll
test/CodeGen/ARM/arguments.ll
test/CodeGen/ARM/arm-frameaddr.ll
test/CodeGen/ARM/arm-returnaddr.ll
test/CodeGen/ARM/atomic-64bit.ll
test/CodeGen/ARM/atomic-cmp.ll
test/CodeGen/ARM/atomicrmw_minmax.ll
test/CodeGen/ARM/avoid-cpsr-rmw.ll
test/CodeGen/ARM/bfc.ll
test/CodeGen/ARM/bfi.ll
test/CodeGen/ARM/bswap-inline-asm.ll
test/CodeGen/ARM/call-noret-minsize.ll
test/CodeGen/ARM/call-noret.ll
test/CodeGen/ARM/call-tc.ll
test/CodeGen/ARM/call_nolink.ll
test/CodeGen/ARM/carry.ll
test/CodeGen/ARM/code-placement.ll
test/CodeGen/ARM/ctz.ll
test/CodeGen/ARM/dagcombine-anyexttozeroext.ll
test/CodeGen/ARM/data-in-code-annotations.ll
test/CodeGen/ARM/divmod.ll
test/CodeGen/ARM/ehabi-filters.ll
test/CodeGen/ARM/ehabi.ll
test/CodeGen/ARM/extload-knownzero.ll
test/CodeGen/ARM/fast-isel-br-const.ll
test/CodeGen/ARM/fast-isel-ext.ll
test/CodeGen/ARM/fast-isel-frameaddr.ll
test/CodeGen/ARM/fmacs.ll
test/CodeGen/ARM/fmscs.ll
test/CodeGen/ARM/fnmacs.ll
test/CodeGen/ARM/fnmscs.ll
test/CodeGen/ARM/fp.ll
test/CodeGen/ARM/fp16.ll
test/CodeGen/ARM/fparith.ll
test/CodeGen/ARM/fpcmp-opt.ll
test/CodeGen/ARM/fpcmp.ll
test/CodeGen/ARM/fpcmp_ueq.ll
test/CodeGen/ARM/fpconsts.ll
test/CodeGen/ARM/fpconv.ll
test/CodeGen/ARM/fpmem.ll
test/CodeGen/ARM/fptoint.ll
test/CodeGen/ARM/fusedMAC.ll
test/CodeGen/ARM/globals.ll
test/CodeGen/ARM/hidden-vis-2.ll
test/CodeGen/ARM/hidden-vis.ll
test/CodeGen/ARM/ifcvt1.ll
test/CodeGen/ARM/ifcvt10.ll
test/CodeGen/ARM/ifcvt11.ll
test/CodeGen/ARM/ifcvt12.ll
test/CodeGen/ARM/ifcvt2.ll
test/CodeGen/ARM/ifcvt3.ll
test/CodeGen/ARM/ifcvt4.ll
test/CodeGen/ARM/ifcvt5.ll
test/CodeGen/ARM/indirectbr-2.ll
test/CodeGen/ARM/indirectbr.ll
test/CodeGen/ARM/inlineasm-64bit.ll
test/CodeGen/ARM/inlineasm4.ll
test/CodeGen/ARM/ldm.ll
test/CodeGen/ARM/ldr.ll
test/CodeGen/ARM/ldrd.ll
test/CodeGen/ARM/ldst-f32-2-i32.ll
test/CodeGen/ARM/ldstrexd.ll
test/CodeGen/ARM/load-address-masked.ll
test/CodeGen/ARM/load_i1_select.ll
test/CodeGen/ARM/long.ll
test/CodeGen/ARM/longMAC.ll
test/CodeGen/ARM/lsr-icmp-imm.ll
test/CodeGen/ARM/machine-cse-cmp.ll
test/CodeGen/ARM/machine-licm.ll
test/CodeGen/ARM/memcpy-inline.ll
test/CodeGen/ARM/memset-inline.ll
test/CodeGen/ARM/mls.ll
test/CodeGen/ARM/movt.ll
test/CodeGen/ARM/mul_const.ll
test/CodeGen/ARM/mulhi.ll
test/CodeGen/ARM/neon-spfp.ll
test/CodeGen/ARM/neon_minmax.ll
test/CodeGen/ARM/peephole-bitcast.ll
test/CodeGen/ARM/popcnt.ll
test/CodeGen/ARM/prefetch.ll
test/CodeGen/ARM/private.ll
test/CodeGen/ARM/reg_sequence.ll
test/CodeGen/ARM/ret_sret_vector.ll
test/CodeGen/ARM/sbfx.ll
test/CodeGen/ARM/select-imm.ll
test/CodeGen/ARM/select.ll
test/CodeGen/ARM/select_xform.ll
test/CodeGen/ARM/spill-q.ll
test/CodeGen/ARM/struct_byval.ll
test/CodeGen/ARM/sub-cmp-peephole.ll
test/CodeGen/ARM/tail-dup.ll
test/CodeGen/ARM/tail-opts.ll
test/CodeGen/ARM/test-sharedidx.ll
test/CodeGen/ARM/tls-models.ll
test/CodeGen/ARM/tls2.ll
test/CodeGen/ARM/trap.ll
test/CodeGen/ARM/twoaddrinstr.ll
test/CodeGen/ARM/unaligned_load_store.ll
test/CodeGen/ARM/unaligned_load_store_vector.ll
test/CodeGen/ARM/undef-sext.ll
test/CodeGen/ARM/unwind-init.ll
test/CodeGen/ARM/v1-constant-fold.ll
test/CodeGen/ARM/vaba.ll
test/CodeGen/ARM/vabd.ll
test/CodeGen/ARM/vabs.ll
test/CodeGen/ARM/vadd.ll
test/CodeGen/ARM/vbits.ll
test/CodeGen/ARM/vbsl-constant.ll
test/CodeGen/ARM/vbsl.ll
test/CodeGen/ARM/vceq.ll
test/CodeGen/ARM/vcge.ll
test/CodeGen/ARM/vcgt.ll
test/CodeGen/ARM/vcnt.ll
test/CodeGen/ARM/vcvt-cost.ll
test/CodeGen/ARM/vcvt.ll
test/CodeGen/ARM/vdiv_combine.ll
test/CodeGen/ARM/vdup.ll
test/CodeGen/ARM/vector-extend-narrow.ll
test/CodeGen/ARM/vfcmp.ll
test/CodeGen/ARM/vget_lane.ll
test/CodeGen/ARM/vhadd.ll
test/CodeGen/ARM/vhsub.ll
test/CodeGen/ARM/vicmp.ll
test/CodeGen/ARM/vld1.ll
test/CodeGen/ARM/vld2.ll
test/CodeGen/ARM/vld3.ll
test/CodeGen/ARM/vld4.ll
test/CodeGen/ARM/vlddup.ll
test/CodeGen/ARM/vldlane.ll
test/CodeGen/ARM/vminmax.ll
test/CodeGen/ARM/vmla.ll
test/CodeGen/ARM/vmls.ll
test/CodeGen/ARM/vmov.ll
test/CodeGen/ARM/vmul.ll
test/CodeGen/ARM/vneg.ll
test/CodeGen/ARM/vpadal.ll
test/CodeGen/ARM/vpadd.ll
test/CodeGen/ARM/vpminmax.ll
test/CodeGen/ARM/vqadd.ll
test/CodeGen/ARM/vqdmul.ll
test/CodeGen/ARM/vqshl.ll
test/CodeGen/ARM/vqshrn.ll
test/CodeGen/ARM/vqsub.ll
test/CodeGen/ARM/vrec.ll
test/CodeGen/ARM/vselect_imax.ll
test/CodeGen/ARM/vshift.ll
test/CodeGen/ARM/vshiftins.ll
test/CodeGen/ARM/vshl.ll
test/CodeGen/ARM/vshll.ll
test/CodeGen/ARM/vshrn.ll
test/CodeGen/ARM/vsra.ll
test/CodeGen/ARM/vst1.ll
test/CodeGen/ARM/vst2.ll
test/CodeGen/ARM/vst3.ll
test/CodeGen/ARM/vst4.ll
test/CodeGen/ARM/vstlane.ll
test/CodeGen/ARM/vsub.ll
test/CodeGen/ARM/vtbl.ll
test/CodeGen/ARM/vtrn.ll
test/CodeGen/ARM/vuzp.ll
test/CodeGen/ARM/vzip.ll
test/CodeGen/MBlaze/brind.ll
test/CodeGen/MBlaze/callind.ll
test/CodeGen/MBlaze/cc.ll
test/CodeGen/MBlaze/div.ll
test/CodeGen/MBlaze/fpu.ll
test/CodeGen/MBlaze/fsl.ll
test/CodeGen/MBlaze/imm.ll
test/CodeGen/MBlaze/intr.ll
test/CodeGen/MBlaze/jumptable.ll
test/CodeGen/MBlaze/loop.ll
test/CodeGen/MBlaze/mul.ll
test/CodeGen/MBlaze/mul64.ll
test/CodeGen/MBlaze/select.ll
test/CodeGen/MBlaze/shift.ll
test/CodeGen/MBlaze/svol.ll
test/CodeGen/MSP430/2009-11-05-8BitLibcalls.ll
test/CodeGen/MSP430/AddrMode-bis-rx.ll
test/CodeGen/MSP430/AddrMode-bis-xr.ll
test/CodeGen/MSP430/AddrMode-mov-rx.ll
test/CodeGen/MSP430/AddrMode-mov-xr.ll
test/CodeGen/MSP430/Inst16mi.ll
test/CodeGen/MSP430/Inst16mm.ll
test/CodeGen/MSP430/Inst16mr.ll
test/CodeGen/MSP430/Inst16ri.ll
test/CodeGen/MSP430/Inst16rm.ll
test/CodeGen/MSP430/Inst16rr.ll
test/CodeGen/MSP430/Inst8mi.ll
test/CodeGen/MSP430/Inst8mm.ll
test/CodeGen/MSP430/Inst8mr.ll
test/CodeGen/MSP430/Inst8ri.ll
test/CodeGen/MSP430/Inst8rm.ll
test/CodeGen/MSP430/Inst8rr.ll
test/CodeGen/MSP430/bit.ll
test/CodeGen/MSP430/byval.ll
test/CodeGen/MSP430/fp.ll
test/CodeGen/MSP430/postinc.ll
test/CodeGen/MSP430/setcc.ll
test/CodeGen/MSP430/shifts.ll
test/CodeGen/MSP430/vararg.ll
test/CodeGen/Mips/atomic.ll
test/CodeGen/Mips/atomicops.ll
test/CodeGen/Mips/biggot.ll
test/CodeGen/Mips/brdelayslot.ll
test/CodeGen/Mips/bswap.ll
test/CodeGen/Mips/check-noat.ll
test/CodeGen/Mips/cmov.ll
test/CodeGen/Mips/const-mult.ll
test/CodeGen/Mips/divrem.ll
test/CodeGen/Mips/dsp-patterns-cmp-vselect.ll
test/CodeGen/Mips/dsp-patterns.ll
test/CodeGen/Mips/ex2.ll
test/CodeGen/Mips/inlineasm-operand-code.ll
test/CodeGen/Mips/largefr1.ll
test/CodeGen/Mips/mips16fpe.ll
test/CodeGen/Mips/mips64-f128.ll
test/CodeGen/Mips/mips64-libcall.ll
test/CodeGen/Mips/mips64instrs.ll
test/CodeGen/Mips/misha.ll
test/CodeGen/Mips/mno-ldc1-sdc1.ll
test/CodeGen/Mips/o32_cc_vararg.ll
test/CodeGen/Mips/private.ll
test/CodeGen/Mips/return-vector.ll
test/CodeGen/Mips/setcc-se.ll
test/CodeGen/Mips/sint-fp-store_pattern.ll
test/CodeGen/Mips/stackcoloring.ll
test/CodeGen/Mips/stchar.ll
test/CodeGen/Mips/tls-models.ll
test/CodeGen/Mips/tls.ll
test/CodeGen/Mips/tnaked.ll
test/CodeGen/PowerPC/2009-09-18-carrybit.ll
test/CodeGen/PowerPC/2010-12-18-PPCStackRefs.ll
test/CodeGen/PowerPC/addc.ll
test/CodeGen/PowerPC/anon_aggr.ll
test/CodeGen/PowerPC/atomic-1.ll
test/CodeGen/PowerPC/atomic-2.ll
test/CodeGen/PowerPC/complex-return.ll
test/CodeGen/PowerPC/dbg.ll
test/CodeGen/PowerPC/emptystruct.ll
test/CodeGen/PowerPC/indirectbr.ll
test/CodeGen/PowerPC/ppc64-toc.ll
test/CodeGen/PowerPC/pr13891.ll
test/CodeGen/PowerPC/rounding-ops.ll
test/CodeGen/PowerPC/svr4-redzone.ll
test/CodeGen/PowerPC/tls-2.ll
test/CodeGen/PowerPC/tls.ll
test/CodeGen/PowerPC/vec_cmp.ll
test/CodeGen/PowerPC/vec_conv.ll
test/CodeGen/PowerPC/vec_extload.ll
test/CodeGen/PowerPC/vec_rounding.ll
test/CodeGen/PowerPC/vec_sqrt.ll
test/CodeGen/SPARC/2011-01-19-DelaySlot.ll
test/CodeGen/SPARC/64bit.ll
test/CodeGen/SPARC/basictest.ll
test/CodeGen/SPARC/blockaddr.ll
test/CodeGen/SPARC/float.ll
test/CodeGen/SPARC/leafproc.ll
test/CodeGen/SystemZ/addr-01.ll
test/CodeGen/SystemZ/addr-02.ll
test/CodeGen/SystemZ/addr-03.ll
test/CodeGen/SystemZ/alloca-01.ll
test/CodeGen/SystemZ/alloca-02.ll
test/CodeGen/SystemZ/and-01.ll
test/CodeGen/SystemZ/and-02.ll
test/CodeGen/SystemZ/and-03.ll
test/CodeGen/SystemZ/and-04.ll
test/CodeGen/SystemZ/and-05.ll
test/CodeGen/SystemZ/and-06.ll
test/CodeGen/SystemZ/args-01.ll
test/CodeGen/SystemZ/args-02.ll
test/CodeGen/SystemZ/args-03.ll
test/CodeGen/SystemZ/args-04.ll
test/CodeGen/SystemZ/args-05.ll
test/CodeGen/SystemZ/args-06.ll
test/CodeGen/SystemZ/asm-01.ll
test/CodeGen/SystemZ/asm-02.ll
test/CodeGen/SystemZ/asm-03.ll
test/CodeGen/SystemZ/asm-04.ll
test/CodeGen/SystemZ/asm-05.ll
test/CodeGen/SystemZ/asm-06.ll
test/CodeGen/SystemZ/asm-07.ll
test/CodeGen/SystemZ/asm-08.ll
test/CodeGen/SystemZ/asm-09.ll
test/CodeGen/SystemZ/asm-10.ll
test/CodeGen/SystemZ/asm-11.ll
test/CodeGen/SystemZ/asm-12.ll
test/CodeGen/SystemZ/asm-13.ll
test/CodeGen/SystemZ/asm-14.ll
test/CodeGen/SystemZ/asm-15.ll
test/CodeGen/SystemZ/asm-16.ll
test/CodeGen/SystemZ/asm-17.ll
test/CodeGen/SystemZ/atomic-load-01.ll
test/CodeGen/SystemZ/atomic-load-02.ll
test/CodeGen/SystemZ/atomic-load-03.ll
test/CodeGen/SystemZ/atomic-load-04.ll
test/CodeGen/SystemZ/atomic-store-01.ll
test/CodeGen/SystemZ/atomic-store-02.ll
test/CodeGen/SystemZ/atomic-store-03.ll
test/CodeGen/SystemZ/atomic-store-04.ll
test/CodeGen/SystemZ/atomicrmw-add-01.ll
test/CodeGen/SystemZ/atomicrmw-add-02.ll
test/CodeGen/SystemZ/atomicrmw-add-03.ll
test/CodeGen/SystemZ/atomicrmw-add-04.ll
test/CodeGen/SystemZ/atomicrmw-and-01.ll
test/CodeGen/SystemZ/atomicrmw-and-02.ll
test/CodeGen/SystemZ/atomicrmw-and-03.ll
test/CodeGen/SystemZ/atomicrmw-and-04.ll
test/CodeGen/SystemZ/atomicrmw-minmax-01.ll
test/CodeGen/SystemZ/atomicrmw-minmax-02.ll
test/CodeGen/SystemZ/atomicrmw-minmax-03.ll
test/CodeGen/SystemZ/atomicrmw-minmax-04.ll
test/CodeGen/SystemZ/atomicrmw-nand-01.ll
test/CodeGen/SystemZ/atomicrmw-nand-02.ll
test/CodeGen/SystemZ/atomicrmw-nand-03.ll
test/CodeGen/SystemZ/atomicrmw-nand-04.ll
test/CodeGen/SystemZ/atomicrmw-or-01.ll
test/CodeGen/SystemZ/atomicrmw-or-02.ll
test/CodeGen/SystemZ/atomicrmw-or-03.ll
test/CodeGen/SystemZ/atomicrmw-or-04.ll
test/CodeGen/SystemZ/atomicrmw-sub-01.ll
test/CodeGen/SystemZ/atomicrmw-sub-02.ll
test/CodeGen/SystemZ/atomicrmw-sub-03.ll
test/CodeGen/SystemZ/atomicrmw-sub-04.ll
test/CodeGen/SystemZ/atomicrmw-xchg-01.ll
test/CodeGen/SystemZ/atomicrmw-xchg-02.ll
test/CodeGen/SystemZ/atomicrmw-xchg-03.ll
test/CodeGen/SystemZ/atomicrmw-xchg-04.ll
test/CodeGen/SystemZ/atomicrmw-xor-01.ll
test/CodeGen/SystemZ/atomicrmw-xor-02.ll
test/CodeGen/SystemZ/atomicrmw-xor-03.ll
test/CodeGen/SystemZ/atomicrmw-xor-04.ll
test/CodeGen/SystemZ/branch-01.ll
test/CodeGen/SystemZ/branch-02.ll
test/CodeGen/SystemZ/branch-03.ll
test/CodeGen/SystemZ/branch-04.ll
test/CodeGen/SystemZ/branch-05.ll
test/CodeGen/SystemZ/branch-06.ll
test/CodeGen/SystemZ/branch-07.ll
test/CodeGen/SystemZ/bswap-01.ll
test/CodeGen/SystemZ/bswap-02.ll
test/CodeGen/SystemZ/bswap-03.ll
test/CodeGen/SystemZ/bswap-04.ll
test/CodeGen/SystemZ/bswap-05.ll
test/CodeGen/SystemZ/call-01.ll
test/CodeGen/SystemZ/call-02.ll
test/CodeGen/SystemZ/cmpxchg-01.ll
test/CodeGen/SystemZ/cmpxchg-02.ll
test/CodeGen/SystemZ/cmpxchg-03.ll
test/CodeGen/SystemZ/cmpxchg-04.ll
test/CodeGen/SystemZ/cond-store-01.ll
test/CodeGen/SystemZ/cond-store-02.ll
test/CodeGen/SystemZ/cond-store-03.ll
test/CodeGen/SystemZ/cond-store-04.ll
test/CodeGen/SystemZ/cond-store-05.ll
test/CodeGen/SystemZ/cond-store-06.ll
test/CodeGen/SystemZ/fp-abs-01.ll
test/CodeGen/SystemZ/fp-abs-02.ll
test/CodeGen/SystemZ/fp-add-01.ll
test/CodeGen/SystemZ/fp-add-02.ll
test/CodeGen/SystemZ/fp-add-03.ll
test/CodeGen/SystemZ/fp-cmp-01.ll
test/CodeGen/SystemZ/fp-cmp-02.ll
test/CodeGen/SystemZ/fp-cmp-03.ll
test/CodeGen/SystemZ/fp-const-01.ll
test/CodeGen/SystemZ/fp-const-02.ll
test/CodeGen/SystemZ/fp-const-03.ll
test/CodeGen/SystemZ/fp-const-04.ll
test/CodeGen/SystemZ/fp-const-05.ll
test/CodeGen/SystemZ/fp-const-06.ll
test/CodeGen/SystemZ/fp-const-07.ll
test/CodeGen/SystemZ/fp-const-08.ll
test/CodeGen/SystemZ/fp-const-09.ll
test/CodeGen/SystemZ/fp-conv-01.ll
test/CodeGen/SystemZ/fp-conv-02.ll
test/CodeGen/SystemZ/fp-conv-03.ll
test/CodeGen/SystemZ/fp-conv-04.ll
test/CodeGen/SystemZ/fp-conv-05.ll
test/CodeGen/SystemZ/fp-conv-06.ll
test/CodeGen/SystemZ/fp-conv-07.ll
test/CodeGen/SystemZ/fp-conv-08.ll
test/CodeGen/SystemZ/fp-conv-09.ll
test/CodeGen/SystemZ/fp-conv-10.ll
test/CodeGen/SystemZ/fp-conv-11.ll
test/CodeGen/SystemZ/fp-conv-12.ll
test/CodeGen/SystemZ/fp-copysign-01.ll
test/CodeGen/SystemZ/fp-div-01.ll
test/CodeGen/SystemZ/fp-div-02.ll
test/CodeGen/SystemZ/fp-div-03.ll
test/CodeGen/SystemZ/fp-move-01.ll
test/CodeGen/SystemZ/fp-move-02.ll
test/CodeGen/SystemZ/fp-move-03.ll
test/CodeGen/SystemZ/fp-move-04.ll
test/CodeGen/SystemZ/fp-move-05.ll
test/CodeGen/SystemZ/fp-move-06.ll
test/CodeGen/SystemZ/fp-move-07.ll
test/CodeGen/SystemZ/fp-move-08.ll
test/CodeGen/SystemZ/fp-mul-01.ll
test/CodeGen/SystemZ/fp-mul-02.ll
test/CodeGen/SystemZ/fp-mul-03.ll
test/CodeGen/SystemZ/fp-mul-04.ll
test/CodeGen/SystemZ/fp-mul-05.ll
test/CodeGen/SystemZ/fp-mul-06.ll
test/CodeGen/SystemZ/fp-mul-07.ll
test/CodeGen/SystemZ/fp-mul-08.ll
test/CodeGen/SystemZ/fp-mul-09.ll
test/CodeGen/SystemZ/fp-neg-01.ll
test/CodeGen/SystemZ/fp-round-01.ll
test/CodeGen/SystemZ/fp-sqrt-01.ll
test/CodeGen/SystemZ/fp-sqrt-02.ll
test/CodeGen/SystemZ/fp-sqrt-03.ll
test/CodeGen/SystemZ/fp-sub-01.ll
test/CodeGen/SystemZ/fp-sub-02.ll
test/CodeGen/SystemZ/fp-sub-03.ll
test/CodeGen/SystemZ/frame-01.ll
test/CodeGen/SystemZ/frame-02.ll
test/CodeGen/SystemZ/frame-03.ll
test/CodeGen/SystemZ/frame-04.ll
test/CodeGen/SystemZ/frame-05.ll
test/CodeGen/SystemZ/frame-06.ll
test/CodeGen/SystemZ/frame-07.ll
test/CodeGen/SystemZ/frame-08.ll
test/CodeGen/SystemZ/frame-09.ll
test/CodeGen/SystemZ/frame-10.ll
test/CodeGen/SystemZ/frame-11.ll
test/CodeGen/SystemZ/frame-13.ll
test/CodeGen/SystemZ/frame-14.ll
test/CodeGen/SystemZ/frame-15.ll
test/CodeGen/SystemZ/frame-16.ll
test/CodeGen/SystemZ/frame-17.ll
test/CodeGen/SystemZ/frame-18.ll
test/CodeGen/SystemZ/insert-01.ll
test/CodeGen/SystemZ/insert-02.ll
test/CodeGen/SystemZ/insert-03.ll
test/CodeGen/SystemZ/insert-04.ll
test/CodeGen/SystemZ/insert-05.ll
test/CodeGen/SystemZ/insert-06.ll
test/CodeGen/SystemZ/int-add-01.ll
test/CodeGen/SystemZ/int-add-02.ll
test/CodeGen/SystemZ/int-add-03.ll
test/CodeGen/SystemZ/int-add-04.ll
test/CodeGen/SystemZ/int-add-05.ll
test/CodeGen/SystemZ/int-add-06.ll
test/CodeGen/SystemZ/int-add-07.ll
test/CodeGen/SystemZ/int-add-08.ll
test/CodeGen/SystemZ/int-add-09.ll
test/CodeGen/SystemZ/int-add-10.ll
test/CodeGen/SystemZ/int-add-11.ll
test/CodeGen/SystemZ/int-add-12.ll
test/CodeGen/SystemZ/int-cmp-01.ll
test/CodeGen/SystemZ/int-cmp-02.ll
test/CodeGen/SystemZ/int-cmp-03.ll
test/CodeGen/SystemZ/int-cmp-04.ll
test/CodeGen/SystemZ/int-cmp-05.ll
test/CodeGen/SystemZ/int-cmp-06.ll
test/CodeGen/SystemZ/int-cmp-07.ll
test/CodeGen/SystemZ/int-cmp-08.ll
test/CodeGen/SystemZ/int-cmp-09.ll
test/CodeGen/SystemZ/int-cmp-10.ll
test/CodeGen/SystemZ/int-cmp-11.ll
test/CodeGen/SystemZ/int-cmp-12.ll
test/CodeGen/SystemZ/int-cmp-13.ll
test/CodeGen/SystemZ/int-cmp-14.ll
test/CodeGen/SystemZ/int-cmp-15.ll
test/CodeGen/SystemZ/int-cmp-16.ll
test/CodeGen/SystemZ/int-cmp-17.ll
test/CodeGen/SystemZ/int-cmp-18.ll
test/CodeGen/SystemZ/int-cmp-19.ll
test/CodeGen/SystemZ/int-cmp-20.ll
test/CodeGen/SystemZ/int-cmp-21.ll
test/CodeGen/SystemZ/int-cmp-22.ll
test/CodeGen/SystemZ/int-cmp-23.ll
test/CodeGen/SystemZ/int-cmp-24.ll
test/CodeGen/SystemZ/int-cmp-25.ll
test/CodeGen/SystemZ/int-cmp-26.ll
test/CodeGen/SystemZ/int-cmp-27.ll
test/CodeGen/SystemZ/int-cmp-28.ll
test/CodeGen/SystemZ/int-cmp-29.ll
test/CodeGen/SystemZ/int-cmp-30.ll
test/CodeGen/SystemZ/int-cmp-31.ll
test/CodeGen/SystemZ/int-cmp-32.ll
test/CodeGen/SystemZ/int-cmp-33.ll
test/CodeGen/SystemZ/int-cmp-34.ll
test/CodeGen/SystemZ/int-cmp-35.ll
test/CodeGen/SystemZ/int-cmp-36.ll
test/CodeGen/SystemZ/int-cmp-37.ll
test/CodeGen/SystemZ/int-cmp-38.ll
test/CodeGen/SystemZ/int-cmp-39.ll
test/CodeGen/SystemZ/int-cmp-40.ll
test/CodeGen/SystemZ/int-cmp-41.ll
test/CodeGen/SystemZ/int-cmp-42.ll
test/CodeGen/SystemZ/int-cmp-43.ll
test/CodeGen/SystemZ/int-const-01.ll
test/CodeGen/SystemZ/int-const-02.ll
test/CodeGen/SystemZ/int-const-03.ll
test/CodeGen/SystemZ/int-const-04.ll
test/CodeGen/SystemZ/int-const-05.ll
test/CodeGen/SystemZ/int-const-06.ll
test/CodeGen/SystemZ/int-conv-01.ll
test/CodeGen/SystemZ/int-conv-02.ll
test/CodeGen/SystemZ/int-conv-03.ll
test/CodeGen/SystemZ/int-conv-04.ll
test/CodeGen/SystemZ/int-conv-05.ll
test/CodeGen/SystemZ/int-conv-06.ll
test/CodeGen/SystemZ/int-conv-07.ll
test/CodeGen/SystemZ/int-conv-08.ll
test/CodeGen/SystemZ/int-conv-09.ll
test/CodeGen/SystemZ/int-conv-10.ll
test/CodeGen/SystemZ/int-div-01.ll
test/CodeGen/SystemZ/int-div-02.ll
test/CodeGen/SystemZ/int-div-03.ll
test/CodeGen/SystemZ/int-div-04.ll
test/CodeGen/SystemZ/int-div-05.ll
test/CodeGen/SystemZ/int-move-01.ll
test/CodeGen/SystemZ/int-move-02.ll
test/CodeGen/SystemZ/int-move-03.ll
test/CodeGen/SystemZ/int-move-04.ll
test/CodeGen/SystemZ/int-move-05.ll
test/CodeGen/SystemZ/int-move-06.ll
test/CodeGen/SystemZ/int-move-07.ll
test/CodeGen/SystemZ/int-move-08.ll
test/CodeGen/SystemZ/int-move-09.ll
test/CodeGen/SystemZ/int-mul-01.ll
test/CodeGen/SystemZ/int-mul-02.ll
test/CodeGen/SystemZ/int-mul-03.ll
test/CodeGen/SystemZ/int-mul-04.ll
test/CodeGen/SystemZ/int-mul-05.ll
test/CodeGen/SystemZ/int-mul-06.ll
test/CodeGen/SystemZ/int-mul-07.ll
test/CodeGen/SystemZ/int-mul-08.ll
test/CodeGen/SystemZ/int-neg-01.ll
test/CodeGen/SystemZ/int-sub-01.ll
test/CodeGen/SystemZ/int-sub-02.ll
test/CodeGen/SystemZ/int-sub-03.ll
test/CodeGen/SystemZ/int-sub-04.ll
test/CodeGen/SystemZ/int-sub-05.ll
test/CodeGen/SystemZ/int-sub-06.ll
test/CodeGen/SystemZ/int-sub-07.ll
test/CodeGen/SystemZ/la-01.ll
test/CodeGen/SystemZ/la-02.ll
test/CodeGen/SystemZ/la-03.ll
test/CodeGen/SystemZ/la-04.ll
test/CodeGen/SystemZ/memcpy-01.ll
test/CodeGen/SystemZ/memcpy-02.ll
test/CodeGen/SystemZ/memset-01.ll
test/CodeGen/SystemZ/memset-02.ll
test/CodeGen/SystemZ/memset-03.ll
test/CodeGen/SystemZ/memset-04.ll
test/CodeGen/SystemZ/or-01.ll
test/CodeGen/SystemZ/or-02.ll
test/CodeGen/SystemZ/or-03.ll
test/CodeGen/SystemZ/or-04.ll
test/CodeGen/SystemZ/or-05.ll
test/CodeGen/SystemZ/or-06.ll
test/CodeGen/SystemZ/risbg-01.ll
test/CodeGen/SystemZ/shift-01.ll
test/CodeGen/SystemZ/shift-02.ll
test/CodeGen/SystemZ/shift-03.ll
test/CodeGen/SystemZ/shift-04.ll
test/CodeGen/SystemZ/shift-05.ll
test/CodeGen/SystemZ/shift-06.ll
test/CodeGen/SystemZ/shift-07.ll
test/CodeGen/SystemZ/shift-08.ll
test/CodeGen/SystemZ/spill-01.ll
test/CodeGen/SystemZ/tls-01.ll
test/CodeGen/SystemZ/unaligned-01.ll
test/CodeGen/SystemZ/xor-01.ll
test/CodeGen/SystemZ/xor-02.ll
test/CodeGen/SystemZ/xor-03.ll
test/CodeGen/SystemZ/xor-04.ll
test/CodeGen/SystemZ/xor-05.ll
test/CodeGen/SystemZ/xor-06.ll
test/CodeGen/Thumb/2009-08-20-ISelBug.ll
test/CodeGen/Thumb/2012-04-26-M0ISelBug.ll
test/CodeGen/Thumb/barrier.ll
test/CodeGen/Thumb/dyn-stackalloc.ll
test/CodeGen/Thumb/ldr_frame.ll
test/CodeGen/Thumb/pop.ll
test/CodeGen/Thumb/push.ll
test/CodeGen/Thumb/select.ll
test/CodeGen/Thumb/trap.ll
test/CodeGen/Thumb2/2009-07-21-ISelBug.ll
test/CodeGen/Thumb2/2009-08-01-WrongLDRBOpc.ll
test/CodeGen/Thumb2/2009-08-06-SpDecBug.ll
test/CodeGen/Thumb2/2009-09-28-ITBlockBug.ll
test/CodeGen/Thumb2/2009-10-15-ITBlockBranch.ll
test/CodeGen/Thumb2/2010-04-15-DynAllocBug.ll
test/CodeGen/Thumb2/2010-08-10-VarSizedAllocaBug.ll
test/CodeGen/Thumb2/2010-11-22-EpilogueBug.ll
test/CodeGen/Thumb2/2011-04-21-FILoweringBug.ll
test/CodeGen/Thumb2/2012-01-13-CBNZBug.ll
test/CodeGen/Thumb2/buildvector-crash.ll
test/CodeGen/Thumb2/carry.ll
test/CodeGen/Thumb2/cross-rc-coalescing-2.ll
test/CodeGen/Thumb2/longMACt.ll
test/CodeGen/Thumb2/lsr-deficiency.ll
test/CodeGen/Thumb2/machine-licm.ll
test/CodeGen/Thumb2/mul_const.ll
test/CodeGen/Thumb2/pic-load.ll
test/CodeGen/Thumb2/thumb2-adc.ll
test/CodeGen/Thumb2/thumb2-add.ll
test/CodeGen/Thumb2/thumb2-add2.ll
test/CodeGen/Thumb2/thumb2-add3.ll
test/CodeGen/Thumb2/thumb2-add4.ll
test/CodeGen/Thumb2/thumb2-add5.ll
test/CodeGen/Thumb2/thumb2-add6.ll
test/CodeGen/Thumb2/thumb2-and.ll
test/CodeGen/Thumb2/thumb2-and2.ll
test/CodeGen/Thumb2/thumb2-asr.ll
test/CodeGen/Thumb2/thumb2-asr2.ll
test/CodeGen/Thumb2/thumb2-bcc.ll
test/CodeGen/Thumb2/thumb2-bfc.ll
test/CodeGen/Thumb2/thumb2-bic.ll
test/CodeGen/Thumb2/thumb2-branch.ll
test/CodeGen/Thumb2/thumb2-call-tc.ll
test/CodeGen/Thumb2/thumb2-call.ll
test/CodeGen/Thumb2/thumb2-clz.ll
test/CodeGen/Thumb2/thumb2-cmn.ll
test/CodeGen/Thumb2/thumb2-cmn2.ll
test/CodeGen/Thumb2/thumb2-cmp.ll
test/CodeGen/Thumb2/thumb2-cmp2.ll
test/CodeGen/Thumb2/thumb2-eor.ll
test/CodeGen/Thumb2/thumb2-eor2.ll
test/CodeGen/Thumb2/thumb2-ifcvt1-tc.ll
test/CodeGen/Thumb2/thumb2-ifcvt1.ll
test/CodeGen/Thumb2/thumb2-ifcvt2.ll
test/CodeGen/Thumb2/thumb2-ldm.ll
test/CodeGen/Thumb2/thumb2-ldr.ll
test/CodeGen/Thumb2/thumb2-ldrb.ll
test/CodeGen/Thumb2/thumb2-ldrh.ll
test/CodeGen/Thumb2/thumb2-lsl.ll
test/CodeGen/Thumb2/thumb2-lsl2.ll
test/CodeGen/Thumb2/thumb2-lsr.ll
test/CodeGen/Thumb2/thumb2-lsr2.ll
test/CodeGen/Thumb2/thumb2-mla.ll
test/CodeGen/Thumb2/thumb2-mls.ll
test/CodeGen/Thumb2/thumb2-mov.ll
test/CodeGen/Thumb2/thumb2-mul.ll
test/CodeGen/Thumb2/thumb2-mvn.ll
test/CodeGen/Thumb2/thumb2-mvn2.ll
test/CodeGen/Thumb2/thumb2-neg.ll
test/CodeGen/Thumb2/thumb2-orn.ll
test/CodeGen/Thumb2/thumb2-orn2.ll
test/CodeGen/Thumb2/thumb2-orr.ll
test/CodeGen/Thumb2/thumb2-orr2.ll
test/CodeGen/Thumb2/thumb2-rev.ll
test/CodeGen/Thumb2/thumb2-ror.ll
test/CodeGen/Thumb2/thumb2-rsb.ll
test/CodeGen/Thumb2/thumb2-rsb2.ll
test/CodeGen/Thumb2/thumb2-sbc.ll
test/CodeGen/Thumb2/thumb2-select.ll
test/CodeGen/Thumb2/thumb2-spill-q.ll
test/CodeGen/Thumb2/thumb2-str.ll
test/CodeGen/Thumb2/thumb2-strb.ll
test/CodeGen/Thumb2/thumb2-strh.ll
test/CodeGen/Thumb2/thumb2-sub.ll
test/CodeGen/Thumb2/thumb2-sub2.ll
test/CodeGen/Thumb2/thumb2-sub4.ll
test/CodeGen/Thumb2/thumb2-sub5.ll
test/CodeGen/Thumb2/thumb2-tbb.ll
test/CodeGen/Thumb2/thumb2-tbh.ll
test/CodeGen/Thumb2/thumb2-teq.ll
test/CodeGen/Thumb2/thumb2-tst.ll
test/CodeGen/Thumb2/thumb2-tst2.ll
test/CodeGen/Thumb2/tls2.ll
test/CodeGen/X86/2006-11-12-CSRetCC.ll
test/CodeGen/X86/2007-09-27-LDIntrinsics.ll
test/CodeGen/X86/2008-05-22-FoldUnalignedLoad.ll
test/CodeGen/X86/2008-08-19-SubAndFetch.ll
test/CodeGen/X86/2009-02-12-InlineAsm-nieZ-constraints.ll
test/CodeGen/X86/2009-05-23-dagcombine-shifts.ll
test/CodeGen/X86/2009-09-21-NoSpillLoopCount.ll
test/CodeGen/X86/2009-11-16-MachineLICM.ll
test/CodeGen/X86/2009-11-16-UnfoldMemOpBug.ll
test/CodeGen/X86/2009-12-01-EarlyClobberBug.ll
test/CodeGen/X86/2009-12-11-TLSNoRedZone.ll
test/CodeGen/X86/2010-01-08-Atomic64Bug.ll
test/CodeGen/X86/2010-02-23-DAGCombineBug.ll
test/CodeGen/X86/2010-04-08-CoalescerBug.ll
test/CodeGen/X86/2010-07-29-SetccSimplify.ll
test/CodeGen/X86/2011-07-13-BadFrameIndexDisplacement.ll
test/CodeGen/X86/2011-12-06-AVXVectorExtractCombine.ll
test/CodeGen/X86/2012-04-26-sdglue.ll
test/CodeGen/X86/2012-05-17-TwoAddressBug.ll
test/CodeGen/X86/2012-08-07-CmpISelBug.ll
test/CodeGen/X86/2012-08-16-setcc.ll
test/CodeGen/X86/2012-08-17-legalizer-crash.ll
test/CodeGen/X86/3addr-16bit.ll
test/CodeGen/X86/abi-isel.ll
test/CodeGen/X86/and-su.ll
test/CodeGen/X86/apm.ll
test/CodeGen/X86/asm-global-imm.ll
test/CodeGen/X86/asm-modifier-P.ll
test/CodeGen/X86/atom-bypass-slow-division-64.ll
test/CodeGen/X86/atom-bypass-slow-division.ll
test/CodeGen/X86/atomic-minmax-i6432.ll
test/CodeGen/X86/atomic-or.ll
test/CodeGen/X86/atomic_add.ll
test/CodeGen/X86/avx-minmax.ll
test/CodeGen/X86/avx-shuffle-x86_32.ll
test/CodeGen/X86/avx-vextractf128.ll
test/CodeGen/X86/avx2-logic.ll
test/CodeGen/X86/avx2-phaddsub.ll
test/CodeGen/X86/avx2-shift.ll
test/CodeGen/X86/bmi.ll
test/CodeGen/X86/break-sse-dep.ll
test/CodeGen/X86/bswap-inline-asm.ll
test/CodeGen/X86/bswap.ll
test/CodeGen/X86/byval7.ll
test/CodeGen/X86/call-push.ll
test/CodeGen/X86/change-compare-stride-1.ll
test/CodeGen/X86/change-compare-stride-trickiness-0.ll
test/CodeGen/X86/change-compare-stride-trickiness-1.ll
test/CodeGen/X86/clz.ll
test/CodeGen/X86/codegen-prepare.ll
test/CodeGen/X86/codemodel.ll
test/CodeGen/X86/commute-two-addr.ll
test/CodeGen/X86/compare-inf.ll
test/CodeGen/X86/extractelement-load.ll
test/CodeGen/X86/fast-isel-fneg.ll
test/CodeGen/X86/fast-isel-mem.ll
test/CodeGen/X86/fast-isel-ret-ext.ll
test/CodeGen/X86/fast-isel-tls.ll
test/CodeGen/X86/fold-add.ll
test/CodeGen/X86/fold-and-shift.ll
test/CodeGen/X86/fold-pcmpeqd-1.ll
test/CodeGen/X86/fold-pcmpeqd-2.ll
test/CodeGen/X86/force-align-stack-alloca.ll
test/CodeGen/X86/fp-elim-and-no-fp-elim.ll
test/CodeGen/X86/fp-elim.ll
test/CodeGen/X86/fp_constant_op.ll
test/CodeGen/X86/h-registers-0.ll
test/CodeGen/X86/h-registers-2.ll
test/CodeGen/X86/haddsub.ll
test/CodeGen/X86/hidden-vis-4.ll
test/CodeGen/X86/hidden-vis.ll
test/CodeGen/X86/hipe-prologue.ll
test/CodeGen/X86/hoist-common.ll
test/CodeGen/X86/i128-sdiv.ll
test/CodeGen/X86/inline-asm-R-constraint.ll
test/CodeGen/X86/inreg.ll
test/CodeGen/X86/ins_subreg_coalesce-1.ll
test/CodeGen/X86/jump_sign.ll
test/CodeGen/X86/lock-inst-encoding.ll
test/CodeGen/X86/loop-blocks.ll
test/CodeGen/X86/lsr-loop-exit-cond.ll
test/CodeGen/X86/lsr-reuse.ll
test/CodeGen/X86/lzcnt.ll
test/CodeGen/X86/machine-cp.ll
test/CodeGen/X86/machine-cse.ll
test/CodeGen/X86/mcinst-lowering.ll
test/CodeGen/X86/memcmp.ll
test/CodeGen/X86/memcpy-2.ll
test/CodeGen/X86/memset-2.ll
test/CodeGen/X86/mmx-arg-passing.ll
test/CodeGen/X86/mmx-shift.ll
test/CodeGen/X86/movgs.ll
test/CodeGen/X86/movmsk.ll
test/CodeGen/X86/ms-inline-asm.ll
test/CodeGen/X86/narrow_op-1.ll
test/CodeGen/X86/neg_cmp.ll
test/CodeGen/X86/non-lazy-bind.ll
test/CodeGen/X86/optimize-max-3.ll
test/CodeGen/X86/palignr-2.ll
test/CodeGen/X86/pass-three.ll
test/CodeGen/X86/peep-test-3.ll
test/CodeGen/X86/peep-test-4.ll
test/CodeGen/X86/phaddsub.ll
test/CodeGen/X86/phys_subreg_coalesce-3.ll
test/CodeGen/X86/popcnt.ll
test/CodeGen/X86/postra-licm.ll
test/CodeGen/X86/pr12360.ll
test/CodeGen/X86/pr13209.ll
test/CodeGen/X86/pr16031.ll
test/CodeGen/X86/pr2182.ll
test/CodeGen/X86/pr3216.ll
test/CodeGen/X86/private.ll
test/CodeGen/X86/promote-i16.ll
test/CodeGen/X86/rdrand.ll
test/CodeGen/X86/rdseed.ll
test/CodeGen/X86/red-zone.ll
test/CodeGen/X86/red-zone2.ll
test/CodeGen/X86/remat-mov-0.ll
test/CodeGen/X86/ret-mmx.ll
test/CodeGen/X86/rot16.ll
test/CodeGen/X86/rot32.ll
test/CodeGen/X86/rot64.ll
test/CodeGen/X86/rounding-ops.ll
test/CodeGen/X86/segmented-stacks.ll
test/CodeGen/X86/setcc.ll
test/CodeGen/X86/sext-i1.ll
test/CodeGen/X86/sext-subreg.ll
test/CodeGen/X86/shift-and.ll
test/CodeGen/X86/shift-codegen.ll
test/CodeGen/X86/shl-anyext.ll
test/CodeGen/X86/shl_elim.ll
test/CodeGen/X86/sibcall-2.ll
test/CodeGen/X86/sibcall-3.ll
test/CodeGen/X86/sibcall-4.ll
test/CodeGen/X86/sibcall-5.ll
test/CodeGen/X86/sibcall.ll
test/CodeGen/X86/sink-hoist.ll
test/CodeGen/X86/splat-scalar-load.ll
test/CodeGen/X86/sse-align-12.ll
test/CodeGen/X86/sse-align-2.ll
test/CodeGen/X86/sse-commute.ll
test/CodeGen/X86/sse-minmax.ll
test/CodeGen/X86/sse3.ll
test/CodeGen/X86/sse41.ll
test/CodeGen/X86/sse_partial_update.ll
test/CodeGen/X86/stack-protector.ll
test/CodeGen/X86/stdcall-notailcall.ll
test/CodeGen/X86/store_op_load_fold.ll
test/CodeGen/X86/sub-with-overflow.ll
test/CodeGen/X86/tail-opts.ll
test/CodeGen/X86/tailcall-cgp-dup.ll
test/CodeGen/X86/tailcallbyval64.ll
test/CodeGen/X86/tailcallfp2.ll
test/CodeGen/X86/test-shrink.ll
test/CodeGen/X86/tls-local-dynamic.ll
test/CodeGen/X86/tls-models.ll
test/CodeGen/X86/tls-pic.ll
test/CodeGen/X86/tls-pie.ll
test/CodeGen/X86/tls.ll
test/CodeGen/X86/tlv-1.ll
test/CodeGen/X86/umul-with-overflow.ll
test/CodeGen/X86/unwind-init.ll
test/CodeGen/X86/vec-sign.ll
test/CodeGen/X86/vec_insert-2.ll
test/CodeGen/X86/vec_insert-5.ll
test/CodeGen/X86/vec_shuffle-14.ll
test/CodeGen/X86/vec_shuffle-16.ll
test/CodeGen/X86/vec_shuffle-39.ll
test/CodeGen/X86/vec_splat-3.ll
test/CodeGen/X86/vector-gep.ll
test/CodeGen/X86/vshift-1.ll
test/CodeGen/X86/vshift-2.ll
test/CodeGen/X86/vshift-3.ll
test/CodeGen/X86/vshift-4.ll
test/CodeGen/X86/vshift-5.ll
test/CodeGen/X86/widen_extract-1.ll
test/CodeGen/X86/widen_load-2.ll
test/CodeGen/X86/widen_shuffle-1.ll
test/CodeGen/X86/win64_vararg.ll
test/CodeGen/X86/x86-64-and-mask.ll
test/CodeGen/X86/x86-64-sret-return.ll
test/CodeGen/X86/x86-shifts.ll
test/CodeGen/X86/xmulo.ll
test/CodeGen/X86/xor-icmp.ll
test/CodeGen/X86/zero-remat.ll
test/CodeGen/X86/zext-extract_subreg.ll
test/CodeGen/X86/zext-shl.ll
test/CodeGen/X86/zext-trunc.ll
test/CodeGen/XCore/2011-08-01-DynamicAllocBug.ll
test/CodeGen/XCore/2011-08-01-VarargsBug.ll
test/CodeGen/XCore/addsub64.ll
test/CodeGen/XCore/aliases.ll
test/CodeGen/XCore/ashr.ll
test/CodeGen/XCore/bigstructret.ll
test/CodeGen/XCore/constants.ll
test/CodeGen/XCore/events.ll
test/CodeGen/XCore/float-intrinsics.ll
test/CodeGen/XCore/globals.ll
test/CodeGen/XCore/indirectbr.ll
test/CodeGen/XCore/ladd_lsub_combine.ll
test/CodeGen/XCore/licm-ldwcp.ll
test/CodeGen/XCore/load.ll
test/CodeGen/XCore/misc-intrinsics.ll
test/CodeGen/XCore/mkmsk.ll
test/CodeGen/XCore/mul64.ll
test/CodeGen/XCore/offset_folding.ll
test/CodeGen/XCore/private.ll
test/CodeGen/XCore/ps-intrinsics.ll
test/CodeGen/XCore/resources.ll
test/CodeGen/XCore/sext.ll
test/CodeGen/XCore/sr-intrinsics.ll
test/CodeGen/XCore/store.ll
test/CodeGen/XCore/threads.ll
test/CodeGen/XCore/tls.ll
test/CodeGen/XCore/trampoline.ll
test/CodeGen/XCore/unaligned_load.ll
test/CodeGen/XCore/unaligned_store.ll
test/CodeGen/XCore/unaligned_store_combine.ll

index c0e1cc95f27e4143b8802eb8f668eb04e42a2477..4d46d04b80f1f22b8ac80e321c5bcee0320a0006 100644 (file)
@@ -9,7 +9,7 @@
 
 ; Add pure 12-bit immediates:
 define void @add_small() {
-; CHECK: add_small:
+; CHECK-LABEL: add_small:
 
 ; CHECK: add {{w[0-9]+}}, {{w[0-9]+}}, #4095
   %val32 = load i32* @var_i32
@@ -26,7 +26,7 @@ define void @add_small() {
 
 ; Add 12-bit immediates, shifted left by 12 bits
 define void @add_med() {
-; CHECK: add_med:
+; CHECK-LABEL: add_med:
 
 ; CHECK: add {{w[0-9]+}}, {{w[0-9]+}}, #3567, lsl #12
   %val32 = load i32* @var_i32
@@ -43,7 +43,7 @@ define void @add_med() {
 
 ; Subtract 12-bit immediates
 define void @sub_small() {
-; CHECK: sub_small:
+; CHECK-LABEL: sub_small:
 
 ; CHECK: sub {{w[0-9]+}}, {{w[0-9]+}}, #4095
   %val32 = load i32* @var_i32
@@ -60,7 +60,7 @@ define void @sub_small() {
 
 ; Subtract 12-bit immediates, shifted left by 12 bits
 define void @sub_med() {
-; CHECK: sub_med:
+; CHECK-LABEL: sub_med:
 
 ; CHECK: sub {{w[0-9]+}}, {{w[0-9]+}}, #3567, lsl #12
   %val32 = load i32* @var_i32
index 0bda0f9191e1a8eb57e7924f65ed926b9c850929..f0e11c652240c936b13d5be3da538330e3b6face 100644 (file)
@@ -6,7 +6,7 @@
 @var64 = global i64 0
 
 define void @addsub_i8rhs() {
-; CHECK: addsub_i8rhs:
+; CHECK-LABEL: addsub_i8rhs:
     %val8_tmp = load i8* @var8
     %lhs32 = load i32* @var32
     %lhs64 = load i64* @var64
@@ -81,7 +81,7 @@ end:
 }
 
 define void @addsub_i16rhs() {
-; CHECK: addsub_i16rhs:
+; CHECK-LABEL: addsub_i16rhs:
     %val16_tmp = load i16* @var16
     %lhs32 = load i32* @var32
     %lhs64 = load i64* @var64
@@ -159,7 +159,7 @@ end:
 ; example), but the remaining instructions are probably not idiomatic
 ; in the face of "add/sub (shifted register)" so I don't intend to.
 define void @addsub_i32rhs() {
-; CHECK: addsub_i32rhs:
+; CHECK-LABEL: addsub_i32rhs:
     %val32_tmp = load i32* @var32
     %lhs64 = load i64* @var64
 
index 9888a742e32b817a2a5b6f552c0e31c067e7adff..da095a0a42c5fd9059d6d1330b5bf4d7d17e1aaa 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc -mtriple=aarch64-none-linux-gnu -verify-machineinstrs < %s | FileCheck %s
 
 define i32 @foo(i32* %var, i1 %cond) {
-; CHECK: foo:
+; CHECK-LABEL: foo:
   br i1 %cond, label %atomic_ver, label %simple_ver
 simple_ver:
   %oldval = load i32* %var
index 1f0b2826411d93f4acd244d57aad48723394cab6..1b14be2801b78494152f50f8df0b7ba71c68fc18 100644 (file)
@@ -6,7 +6,7 @@
 ; CHECK-ELF: RELOCATION RECORDS FOR [.rela.text]
 
 define i32 @get_globalvar() {
-; CHECK: get_globalvar:
+; CHECK-LABEL: get_globalvar:
 
   %val = load i32* @var
 ; CHECK: adrp x[[GOTHI:[0-9]+]], :got:var
@@ -19,7 +19,7 @@ define i32 @get_globalvar() {
 }
 
 define i32* @get_globalvaraddr() {
-; CHECK: get_globalvaraddr:
+; CHECK-LABEL: get_globalvaraddr:
 
   %val = load i32* @var
 ; CHECK: adrp x[[GOTHI:[0-9]+]], :got:var
@@ -33,7 +33,7 @@ define i32* @get_globalvaraddr() {
 @hiddenvar = hidden global i32 0
 
 define i32 @get_hiddenvar() {
-; CHECK: get_hiddenvar:
+; CHECK-LABEL: get_hiddenvar:
 
   %val = load i32* @hiddenvar
 ; CHECK: adrp x[[HI:[0-9]+]], hiddenvar
@@ -45,7 +45,7 @@ define i32 @get_hiddenvar() {
 }
 
 define i32* @get_hiddenvaraddr() {
-; CHECK: get_hiddenvaraddr:
+; CHECK-LABEL: get_hiddenvaraddr:
 
   %val = load i32* @hiddenvar
 ; CHECK: adrp [[HI:x[0-9]+]], hiddenvar
@@ -57,7 +57,7 @@ define i32* @get_hiddenvaraddr() {
 }
 
 define void()* @get_func() {
-; CHECK: get_func:
+; CHECK-LABEL: get_func:
 
   ret void()* bitcast(void()*()* @get_func to void()*)
 ; CHECK: adrp x[[GOTHI:[0-9]+]], :got:get_func
index fe2aedb45a6d8842be4b22a9e59c586cd907566d..1f046087abc09384dd453d67845bef49d5b75ce4 100644 (file)
@@ -6,7 +6,7 @@
 %struct.foo = type { i8, [2 x i8], i8 }
 
 define [1 x i64] @from_clang([1 x i64] %f.coerce, i32 %n) nounwind readnone {
-; CHECK: from_clang:
+; CHECK-LABEL: from_clang:
 ; CHECK: bfi w0, w1, #3, #4
 ; CHECK-NEXT: ret
 
index 38ed4734e1b418f48fdc9ef002d6e1a01b4ad86d..1ed5b9b755dd373cd56e5c63ae2b5188112550d0 100644 (file)
@@ -3,7 +3,7 @@
 @stored_label = global i8* null
 
 define void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
   %lab = load i8** @stored_label
   indirectbr i8* %lab, [label  %otherlab, label %retlab]
 ; CHECK: adrp {{x[0-9]+}}, stored_label
index c66aa5bfc5101c0afee063b1e66d19f76fca19e4..52243b05b4b9ae6dcd118f1c08787a635f31b84a 100644 (file)
@@ -3,7 +3,7 @@
 @var = global float 0.0
 
 define void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 
 ; CHECK: stp d14, d15, [sp
 ; CHECK: stp d12, d13, [sp
index a365568e11eea488bc93286f82a72e6513763ccf..b387f285d1d4d2004a5feed5952782c74331cdb4 100644 (file)
@@ -6,7 +6,7 @@
 @var64 = global i64 0
 
 define i8* @global_addr() {
-; CHECK: global_addr:
+; CHECK-LABEL: global_addr:
   ret i8* @var8
   ; The movz/movk calculation should end up returned directly in x0.
 ; CHECK: movz x0, #:abs_g3:var8
@@ -17,7 +17,7 @@ define i8* @global_addr() {
 }
 
 define i8 @global_i8() {
-; CHECK: global_i8:
+; CHECK-LABEL: global_i8:
   %val = load i8* @var8
   ret i8 %val
 ; CHECK: movz x[[ADDR_REG:[0-9]+]], #:abs_g3:var8
@@ -28,7 +28,7 @@ define i8 @global_i8() {
 }
 
 define i16 @global_i16() {
-; CHECK: global_i16:
+; CHECK-LABEL: global_i16:
   %val = load i16* @var16
   ret i16 %val
 ; CHECK: movz x[[ADDR_REG:[0-9]+]], #:abs_g3:var16
@@ -39,7 +39,7 @@ define i16 @global_i16() {
 }
 
 define i32 @global_i32() {
-; CHECK: global_i32:
+; CHECK-LABEL: global_i32:
   %val = load i32* @var32
   ret i32 %val
 ; CHECK: movz x[[ADDR_REG:[0-9]+]], #:abs_g3:var32
@@ -50,7 +50,7 @@ define i32 @global_i32() {
 }
 
 define i64 @global_i64() {
-; CHECK: global_i64:
+; CHECK-LABEL: global_i64:
   %val = load i64* @var64
   ret i64 %val
 ; CHECK: movz x[[ADDR_REG:[0-9]+]], #:abs_g3:var64
index 62f4cd58d47c43b914c427415601e2e8b1a7c13d..75efd9d4a0d6b104586cc314691ee9273daf651c 100644 (file)
@@ -4,7 +4,7 @@
 @var64 = global i64 0
 
 define void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 
   %val1 = load volatile i32* @var32
   %tst1 = icmp eq i32 %val1, 0
index 83aa8b4f6631e0fbaa3f5139259e10d7d2713f33..6a8d55cdc7ea063f2434395097ac9c8d991238d3 100644 (file)
@@ -4,7 +4,7 @@
 @var64 = global i64 0
 
 define void @rev_i32() {
-; CHECK: rev_i32:
+; CHECK-LABEL: rev_i32:
     %val0_tmp = load i32* @var32
     %val1_tmp = call i32 @llvm.bswap.i32(i32 %val0_tmp)
 ; CHECK: rev   {{w[0-9]+}}, {{w[0-9]+}}
@@ -13,7 +13,7 @@ define void @rev_i32() {
 }
 
 define void @rev_i64() {
-; CHECK: rev_i64:
+; CHECK-LABEL: rev_i64:
     %val0_tmp = load i64* @var64
     %val1_tmp = call i64 @llvm.bswap.i64(i64 %val0_tmp)
 ; CHECK: rev   {{x[0-9]+}}, {{x[0-9]+}}
@@ -22,7 +22,7 @@ define void @rev_i64() {
 }
 
 define void @rev32_i64() {
-; CHECK: rev32_i64:
+; CHECK-LABEL: rev32_i64:
     %val0_tmp = load i64* @var64
     %val1_tmp = shl i64 %val0_tmp, 32
     %val5_tmp = sub i64 64, 32
@@ -35,7 +35,7 @@ define void @rev32_i64() {
 }
 
 define void @rev16_i32() {
-; CHECK: rev16_i32:
+; CHECK-LABEL: rev16_i32:
     %val0_tmp = load i32* @var32
     %val1_tmp = shl i32 %val0_tmp, 16
     %val2_tmp = lshr i32 %val0_tmp, 16
@@ -47,7 +47,7 @@ define void @rev16_i32() {
 }
 
 define void @clz_zerodef_i32() {
-; CHECK: clz_zerodef_i32:
+; CHECK-LABEL: clz_zerodef_i32:
     %val0_tmp = load i32* @var32
     %val4_tmp = call i32 @llvm.ctlz.i32(i32 %val0_tmp, i1 0)
 ; CHECK: clz   {{w[0-9]+}}, {{w[0-9]+}}
@@ -56,7 +56,7 @@ define void @clz_zerodef_i32() {
 }
 
 define void @clz_zerodef_i64() {
-; CHECK: clz_zerodef_i64:
+; CHECK-LABEL: clz_zerodef_i64:
     %val0_tmp = load i64* @var64
     %val4_tmp = call i64 @llvm.ctlz.i64(i64 %val0_tmp, i1 0)
 ; CHECK: clz   {{x[0-9]+}}, {{x[0-9]+}}
@@ -65,7 +65,7 @@ define void @clz_zerodef_i64() {
 }
 
 define void @clz_zeroundef_i32() {
-; CHECK: clz_zeroundef_i32:
+; CHECK-LABEL: clz_zeroundef_i32:
     %val0_tmp = load i32* @var32
     %val4_tmp = call i32 @llvm.ctlz.i32(i32 %val0_tmp, i1 1)
 ; CHECK: clz   {{w[0-9]+}}, {{w[0-9]+}}
@@ -74,7 +74,7 @@ define void @clz_zeroundef_i32() {
 }
 
 define void @clz_zeroundef_i64() {
-; CHECK: clz_zeroundef_i64:
+; CHECK-LABEL: clz_zeroundef_i64:
     %val0_tmp = load i64* @var64
     %val4_tmp = call i64 @llvm.ctlz.i64(i64 %val0_tmp, i1 1)
 ; CHECK: clz   {{x[0-9]+}}, {{x[0-9]+}}
@@ -83,7 +83,7 @@ define void @clz_zeroundef_i64() {
 }
 
 define void @cttz_zerodef_i32() {
-; CHECK: cttz_zerodef_i32:
+; CHECK-LABEL: cttz_zerodef_i32:
     %val0_tmp = load i32* @var32
     %val4_tmp = call i32 @llvm.cttz.i32(i32 %val0_tmp, i1 0)
 ; CHECK: rbit   [[REVERSED:w[0-9]+]], {{w[0-9]+}}
@@ -93,7 +93,7 @@ define void @cttz_zerodef_i32() {
 }
 
 define void @cttz_zerodef_i64() {
-; CHECK: cttz_zerodef_i64:
+; CHECK-LABEL: cttz_zerodef_i64:
     %val0_tmp = load i64* @var64
     %val4_tmp = call i64 @llvm.cttz.i64(i64 %val0_tmp, i1 0)
 ; CHECK: rbit   [[REVERSED:x[0-9]+]], {{x[0-9]+}}
@@ -103,7 +103,7 @@ define void @cttz_zerodef_i64() {
 }
 
 define void @cttz_zeroundef_i32() {
-; CHECK: cttz_zeroundef_i32:
+; CHECK-LABEL: cttz_zeroundef_i32:
     %val0_tmp = load i32* @var32
     %val4_tmp = call i32 @llvm.cttz.i32(i32 %val0_tmp, i1 1)
 ; CHECK: rbit   [[REVERSED:w[0-9]+]], {{w[0-9]+}}
@@ -113,7 +113,7 @@ define void @cttz_zeroundef_i32() {
 }
 
 define void @cttz_zeroundef_i64() {
-; CHECK: cttz_zeroundef_i64:
+; CHECK-LABEL: cttz_zeroundef_i64:
     %val0_tmp = load i64* @var64
     %val4_tmp = call i64 @llvm.cttz.i64(i64 %val0_tmp, i1 1)
 ; CHECK: rbit   [[REVERSED:x[0-9]+]], {{x[0-9]+}}
@@ -125,7 +125,7 @@ define void @cttz_zeroundef_i64() {
 ; These two are just compilation tests really: the operation's set to Expand in
 ; ISelLowering.
 define void @ctpop_i32() {
-; CHECK: ctpop_i32:
+; CHECK-LABEL: ctpop_i32:
     %val0_tmp = load i32* @var32
     %val4_tmp = call i32 @llvm.ctpop.i32(i32 %val0_tmp)
     store volatile i32 %val4_tmp, i32* @var32
@@ -133,7 +133,7 @@ define void @ctpop_i32() {
 }
 
 define void @ctpop_i64() {
-; CHECK: ctpop_i64:
+; CHECK-LABEL: ctpop_i64:
     %val0_tmp = load i64* @var64
     %val4_tmp = call i64 @llvm.ctpop.i64(i64 %val0_tmp)
     store volatile i64 %val4_tmp, i64* @var64
index a5ebc2f33cc1bdc212f3d92e19d1450e6d7c055b..48b0701ad1faa0db6cf5a97a7f7beacf03e410ec 100644 (file)
@@ -6,7 +6,7 @@
 @var64_1 = global i64 0
 
 define void @rorv_i64() {
-; CHECK: rorv_i64:
+; CHECK-LABEL: rorv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val2_tmp = sub i64 64, %val1_tmp
@@ -19,7 +19,7 @@ define void @rorv_i64() {
 }
 
 define void @asrv_i64() {
-; CHECK: asrv_i64:
+; CHECK-LABEL: asrv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val4_tmp = ashr i64 %val0_tmp, %val1_tmp
@@ -29,7 +29,7 @@ define void @asrv_i64() {
 }
 
 define void @lsrv_i64() {
-; CHECK: lsrv_i64:
+; CHECK-LABEL: lsrv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val4_tmp = lshr i64 %val0_tmp, %val1_tmp
@@ -39,7 +39,7 @@ define void @lsrv_i64() {
 }
 
 define void @lslv_i64() {
-; CHECK: lslv_i64:
+; CHECK-LABEL: lslv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val4_tmp = shl i64 %val0_tmp, %val1_tmp
@@ -49,7 +49,7 @@ define void @lslv_i64() {
 }
 
 define void @udiv_i64() {
-; CHECK: udiv_i64:
+; CHECK-LABEL: udiv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val4_tmp = udiv i64 %val0_tmp, %val1_tmp
@@ -59,7 +59,7 @@ define void @udiv_i64() {
 }
 
 define void @sdiv_i64() {
-; CHECK: sdiv_i64:
+; CHECK-LABEL: sdiv_i64:
     %val0_tmp = load i64* @var64_0
     %val1_tmp = load i64* @var64_1
     %val4_tmp = sdiv i64 %val0_tmp, %val1_tmp
@@ -70,7 +70,7 @@ define void @sdiv_i64() {
 
 
 define void @lsrv_i32() {
-; CHECK: lsrv_i32:
+; CHECK-LABEL: lsrv_i32:
     %val0_tmp = load i32* @var32_0
     %val1_tmp = load i32* @var32_1
     %val2_tmp = add i32 1, %val1_tmp
@@ -81,7 +81,7 @@ define void @lsrv_i32() {
 }
 
 define void @lslv_i32() {
-; CHECK: lslv_i32:
+; CHECK-LABEL: lslv_i32:
     %val0_tmp = load i32* @var32_0
     %val1_tmp = load i32* @var32_1
     %val2_tmp = add i32 1, %val1_tmp
@@ -92,7 +92,7 @@ define void @lslv_i32() {
 }
 
 define void @rorv_i32() {
-; CHECK: rorv_i32:
+; CHECK-LABEL: rorv_i32:
     %val0_tmp = load i32* @var32_0
     %val6_tmp = load i32* @var32_1
     %val1_tmp = add i32 1, %val6_tmp
@@ -106,7 +106,7 @@ define void @rorv_i32() {
 }
 
 define void @asrv_i32() {
-; CHECK: asrv_i32:
+; CHECK-LABEL: asrv_i32:
     %val0_tmp = load i32* @var32_0
     %val1_tmp = load i32* @var32_1
     %val2_tmp = add i32 1, %val1_tmp
@@ -117,7 +117,7 @@ define void @asrv_i32() {
 }
 
 define void @sdiv_i32() {
-; CHECK: sdiv_i32:
+; CHECK-LABEL: sdiv_i32:
     %val0_tmp = load i32* @var32_0
     %val1_tmp = load i32* @var32_1
     %val4_tmp = sdiv i32 %val0_tmp, %val1_tmp
@@ -127,7 +127,7 @@ define void @sdiv_i32() {
 }
 
 define void @udiv_i32() {
-; CHECK: udiv_i32:
+; CHECK-LABEL: udiv_i32:
     %val0_tmp = load i32* @var32_0
     %val1_tmp = load i32* @var32_1
     %val4_tmp = udiv i32 %val0_tmp, %val1_tmp
index 06267816a4e18bdc5aa82c998024fd1d604d8de5..62d9ed2fc9d9fd8f732aa5fe5cb16aa7fae7e51c 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu | FileCheck %s
 
 define i64 @ror_i64(i64 %in) {
-; CHECK: ror_i64:
+; CHECK-LABEL: ror_i64:
     %left = shl i64 %in, 19
     %right = lshr i64 %in, 45
     %val5 = or i64 %left, %right
@@ -10,7 +10,7 @@ define i64 @ror_i64(i64 %in) {
 }
 
 define i32 @ror_i32(i32 %in) {
-; CHECK: ror_i32:
+; CHECK-LABEL: ror_i32:
     %left = shl i32 %in, 9
     %right = lshr i32 %in, 23
     %val5 = or i32 %left, %right
@@ -19,7 +19,7 @@ define i32 @ror_i32(i32 %in) {
 }
 
 define i32 @extr_i32(i32 %lhs, i32 %rhs) {
-; CHECK: extr_i32:
+; CHECK-LABEL: extr_i32:
   %left = shl i32 %lhs, 6
   %right = lshr i32 %rhs, 26
   %val = or i32 %left, %right
@@ -31,7 +31,7 @@ define i32 @extr_i32(i32 %lhs, i32 %rhs) {
 }
 
 define i64 @extr_i64(i64 %lhs, i64 %rhs) {
-; CHECK: extr_i64:
+; CHECK-LABEL: extr_i64:
   %right = lshr i64 %rhs, 40
   %left = shl i64 %lhs, 24
   %val = or i64 %right, %left
@@ -45,7 +45,7 @@ define i64 @extr_i64(i64 %lhs, i64 %rhs) {
 ; Regression test: a bad experimental pattern crept into git which optimised
 ; this pattern to a single EXTR.
 define i32 @extr_regress(i32 %a, i32 %b) {
-; CHECK: extr_regress:
+; CHECK-LABEL: extr_regress:
 
     %sh1 = shl i32 %a, 14
     %sh2 = lshr i32 %b, 14
index e40aa3033bde59e174b5da4b41530a5ec903b935..c6c050570dd6f5540dc0c2dcecb64db4098fb128 100644 (file)
@@ -7,7 +7,7 @@
 declare fastcc void @will_pop([8 x i32], i32 %val)
 
 define fastcc void @foo(i32 %in) {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 
   %addr = alloca i8, i32 %in
 
@@ -34,7 +34,7 @@ define fastcc void @foo(i32 %in) {
 declare void @wont_pop([8 x i32], i32 %val)
 
 define void @foo1(i32 %in) {
-; CHECK: foo1:
+; CHECK-LABEL: foo1:
 
   %addr = alloca i8, i32 %in
 ; Normal frame setup again
index 41cde94edc1c3ae06e06695b431994bc4b7b25dd..a4cd37858ee4a8d53c625713a937c19ea490ba97 100644 (file)
@@ -5,10 +5,10 @@
 ; stack, so try to make sure this is respected.
 
 define fastcc void @func_stack0() {
-; CHECK: func_stack0:
+; CHECK-LABEL: func_stack0:
 ; CHECK: sub sp, sp, #48
 
-; CHECK-TAIL: func_stack0:
+; CHECK-TAIL-LABEL: func_stack0:
 ; CHECK-TAIL: sub sp, sp, #48
 
 
@@ -45,10 +45,10 @@ define fastcc void @func_stack0() {
 }
 
 define fastcc void @func_stack8([8 x i32], i32 %stacked) {
-; CHECK: func_stack8:
+; CHECK-LABEL: func_stack8:
 ; CHECK: sub sp, sp, #48
 
-; CHECK-TAIL: func_stack8:
+; CHECK-TAIL-LABEL: func_stack8:
 ; CHECK-TAIL: sub sp, sp, #48
 
 
@@ -84,10 +84,10 @@ define fastcc void @func_stack8([8 x i32], i32 %stacked) {
 }
 
 define fastcc void @func_stack32([8 x i32], i128 %stacked0, i128 %stacked1) {
-; CHECK: func_stack32:
+; CHECK-LABEL: func_stack32:
 ; CHECK: sub sp, sp, #48
 
-; CHECK-TAIL: func_stack32:
+; CHECK-TAIL-LABEL: func_stack32:
 ; CHECK-TAIL: sub sp, sp, #48
 
 
index c94ba9b57b5a09ae2551b47e573f66fa95909607..3d7f8f0369fc4f72864a1a729264f740468809c1 100644 (file)
@@ -26,7 +26,7 @@ declare float @nearbyintf(float) readonly
 declare double @nearbyint(double) readonly
 
 define void @simple_float() {
-; CHECK: simple_float:
+; CHECK-LABEL: simple_float:
   %val1 = load volatile float* @varfloat
 
   %valabs = call float @fabsf(float %val1)
@@ -65,7 +65,7 @@ define void @simple_float() {
 }
 
 define void @simple_double() {
-; CHECK: simple_double:
+; CHECK-LABEL: simple_double:
   %val1 = load volatile double* @vardouble
 
   %valabs = call double @fabs(double %val1)
@@ -104,7 +104,7 @@ define void @simple_double() {
 }
 
 define void @converts() {
-; CHECK: converts:
+; CHECK-LABEL: converts:
 
   %val16 = load volatile half* @varhalf
   %val32 = load volatile float* @varfloat
index 09d90727c8108a2e8415a89cda52f85a17308a25..3a9a6fc5471ac9a0f0c2e2471b51a74591febe32 100644 (file)
@@ -46,7 +46,7 @@ define float @test_fnmsub(float %a, float %b, float %c) {
 
 define double @testd_fmadd(double %a, double %b, double %c) {
 ; CHECK-LABEL: testd_fmadd:
-; CHECK-NOFAST: testd_fmadd:
+; CHECK-NOFAST-LABEL: testd_fmadd:
   %val = call double @llvm.fma.f64(double %a, double %b, double %c)
 ; CHECK: fmadd {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}
 ; CHECK-NOFAST: fmadd {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}
@@ -55,7 +55,7 @@ define double @testd_fmadd(double %a, double %b, double %c) {
 
 define double @testd_fmsub(double %a, double %b, double %c) {
 ; CHECK-LABEL: testd_fmsub:
-; CHECK-NOFAST: testd_fmsub:
+; CHECK-NOFAST-LABEL: testd_fmsub:
   %nega = fsub double -0.0, %a
   %val = call double @llvm.fma.f64(double %nega, double %b, double %c)
 ; CHECK: fmsub {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}
@@ -65,7 +65,7 @@ define double @testd_fmsub(double %a, double %b, double %c) {
 
 define double @testd_fnmadd(double %a, double %b, double %c) {
 ; CHECK-LABEL: testd_fnmadd:
-; CHECK-NOFAST: testd_fnmadd:
+; CHECK-NOFAST-LABEL: testd_fnmadd:
   %negc = fsub double -0.0, %c
   %val = call double @llvm.fma.f64(double %a, double %b, double %negc)
 ; CHECK: fnmadd {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}, {{d[0-9]+}}
@@ -75,7 +75,7 @@ define double @testd_fnmadd(double %a, double %b, double %c) {
 
 define double @testd_fnmsub(double %a, double %b, double %c) {
 ; CHECK-LABEL: testd_fnmsub:
-; CHECK-NOFAST: testd_fnmsub:
+; CHECK-NOFAST-LABEL: testd_fnmsub:
   %nega = fsub double -0.0, %a
   %negc = fsub double -0.0, %c
   %val = call double @llvm.fma.f64(double %nega, double %b, double %negc)
index fd28aeef9291475979f1c4d4bd0e1ae5688f2745..ccf7c8ae4a3856908355995ac2f20865e29816f3 100644 (file)
@@ -4,7 +4,7 @@
 @varf64 = global double 0.0
 
 define void @check_float() {
-; CHECK: check_float:
+; CHECK-LABEL: check_float:
 
   %val = load float* @varf32
   %newval1 = fadd float %val, 8.5
@@ -19,7 +19,7 @@ define void @check_float() {
 }
 
 define void @check_double() {
-; CHECK: check_double:
+; CHECK-LABEL: check_double:
 
   %val = load double* @varf64
   %newval1 = fadd double %val, 8.5
index 736710792f414f321f5530a1fa7680a8c1441157..15f8e768abbd5161669f1cbfc44e137f28db1eb3 100644 (file)
@@ -11,7 +11,7 @@
 @varstruct = global %myStruct zeroinitializer
 
 define void @take_i8s(i8 %val1, i8 %val2) {
-; CHECK: take_i8s:
+; CHECK-LABEL: take_i8s:
     store i8 %val2, i8* @var8
     ; Not using w1 may be technically allowed, but it would indicate a
     ; problem in itself.
@@ -20,7 +20,7 @@ define void @take_i8s(i8 %val1, i8 %val2) {
 }
 
 define void @add_floats(float %val1, float %val2) {
-; CHECK: add_floats:
+; CHECK-LABEL: add_floats:
     %newval = fadd float %val1, %val2
 ; CHECK: fadd [[ADDRES:s[0-9]+]], s0, s1
     store float %newval, float* @varfloat
@@ -31,7 +31,7 @@ define void @add_floats(float %val1, float %val2) {
 ; byval pointers should be allocated to the stack and copied as if
 ; with memcpy.
 define void @take_struct(%myStruct* byval %structval) {
-; CHECK: take_struct:
+; CHECK-LABEL: take_struct:
     %addr0 = getelementptr %myStruct* %structval, i64 0, i32 2
     %addr1 = getelementptr %myStruct* %structval, i64 0, i32 0
 
@@ -51,7 +51,7 @@ define void @take_struct(%myStruct* byval %structval) {
 
 ; %structval should be at sp + 16
 define void @check_byval_align(i32* byval %ignore, %myStruct* byval align 16 %structval) {
-; CHECK: check_byval_align:
+; CHECK-LABEL: check_byval_align:
 
     %addr0 = getelementptr %myStruct* %structval, i64 0, i32 2
     %addr1 = getelementptr %myStruct* %structval, i64 0, i32 0
@@ -72,7 +72,7 @@ define void @check_byval_align(i32* byval %ignore, %myStruct* byval align 16 %st
 }
 
 define i32 @return_int() {
-; CHECK: return_int:
+; CHECK-LABEL: return_int:
     %val = load i32* @var32
     ret i32 %val
 ; CHECK: ldr w0, [{{x[0-9]+}}, #:lo12:var32]
@@ -81,7 +81,7 @@ define i32 @return_int() {
 }
 
 define double @return_double() {
-; CHECK: return_double:
+; CHECK-LABEL: return_double:
     ret double 3.14
 ; CHECK: ldr d0, [{{x[0-9]+}}, #:lo12:.LCPI
 }
@@ -90,7 +90,7 @@ define double @return_double() {
 ; small enough to go into registers. Not all that pretty, but it
 ; works.
 define [2 x i64] @return_struct() {
-; CHECK: return_struct:
+; CHECK-LABEL: return_struct:
     %addr = bitcast %myStruct* @varstruct to [2 x i64]*
     %val = load [2 x i64]* %addr
     ret [2 x i64] %val
@@ -107,7 +107,7 @@ define [2 x i64] @return_struct() {
 ; structs larger than 16 bytes, but C semantics can still be provided
 ; if LLVM does it to %myStruct too. So this is the simplest check
 define void @return_large_struct(%myStruct* sret %retval) {
-; CHECK: return_large_struct:
+; CHECK-LABEL: return_large_struct:
     %addr0 = getelementptr %myStruct* %retval, i64 0, i32 0
     %addr1 = getelementptr %myStruct* %retval, i64 0, i32 1
     %addr2 = getelementptr %myStruct* %retval, i64 0, i32 2
@@ -128,7 +128,7 @@ define void @return_large_struct(%myStruct* sret %retval) {
 define i32 @struct_on_stack(i8 %var0, i16 %var1, i32 %var2, i64 %var3, i128 %var45,
                           i32* %var6, %myStruct* byval %struct, i32* byval %stacked,
                           double %notstacked) {
-; CHECK: struct_on_stack:
+; CHECK-LABEL: struct_on_stack:
     %addr = getelementptr %myStruct* %struct, i64 0, i32 0
     %val64 = load i64* %addr
     store i64 %val64, i64* @var64
@@ -148,7 +148,7 @@ define i32 @struct_on_stack(i8 %var0, i16 %var1, i32 %var2, i64 %var3, i128 %var
 define void @stacked_fpu(float %var0, double %var1, float %var2, float %var3,
                          float %var4, float %var5, float %var6, float %var7,
                          float %var8) {
-; CHECK: stacked_fpu:
+; CHECK-LABEL: stacked_fpu:
     store float %var8, float* @varfloat
     ; Beware as above: the offset would be different on big-endian
     ; machines if the first ldr were changed to use s-registers.
index 13b689c4088691ec035f47ce9294e09a4c61b26d..b12130b1470f5f03d8e99bfaeaad90ec30c41c5a 100644 (file)
@@ -17,7 +17,7 @@ declare void @take_i8s(i8 %val1, i8 %val2)
 declare void @take_floats(float %val1, float %val2)
 
 define void @simple_args() {
-; CHECK: simple_args:
+; CHECK-LABEL: simple_args:
   %char1 = load i8* @var8
   %char2 = load i8* @var8_2
   call void @take_i8s(i8 %char1, i8 %char2)
@@ -41,7 +41,7 @@ declare [2 x i64] @return_smallstruct()
 declare void @return_large_struct(%myStruct* sret %retval)
 
 define void @simple_rets() {
-; CHECK: simple_rets:
+; CHECK-LABEL: simple_rets:
 
   %int = call i32 @return_int()
   store i32 %int, i32* @var32
@@ -106,7 +106,7 @@ declare void @check_i128_regalign(i32 %val0, i128 %val1)
 
 
 define void @check_i128_align() {
-; CHECK: check_i128_align:
+; CHECK-LABEL: check_i128_align:
   %val = load i128* @var128
   call void @check_i128_stackalign(i32 0, i32 1, i32 2, i32 3,
                                    i32 4, i32 5, i32 6, i32 7,
@@ -130,7 +130,7 @@ define void @check_i128_align() {
 @fptr = global void()* null
 
 define void @check_indirect_call() {
-; CHECK: check_indirect_call:
+; CHECK-LABEL: check_indirect_call:
   %func = load void()** @fptr
   call void %func()
 ; CHECK: ldr [[FPTR:x[0-9]+]], [{{x[0-9]+}}, #:lo12:fptr]
index c474e5845a64f9fdd4a72a4144111e7412f3e775..8b06031c88f73041ca5e82299f425a5f3e706316 100644 (file)
@@ -13,7 +13,7 @@ declare void @consume(i32)
 declare void @func()
 
 define void @foo() nounwind {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 entry:
   call void @consume(i32 ptrtoint (void ()* @func to i32))
 ; CHECK: adrp x[[ADDRHI:[0-9]+]], :got:func
index 8eeaa2fd96bb415a20474d980abb9bd4444faed1..21ca7eda66bb7614122e73b8717f802f43f37fbf 100644 (file)
@@ -5,7 +5,7 @@
 @var = global %struct zeroinitializer
 
 define i64 @check_size() {
-; CHECK: check_size:
+; CHECK-LABEL: check_size:
   %starti = ptrtoint %struct* @var to i64
 
   %endp = getelementptr %struct* @var, i64 1
@@ -17,7 +17,7 @@ define i64 @check_size() {
 }
 
 define i64 @check_field() {
-; CHECK: check_field:
+; CHECK-LABEL: check_field:
   %starti = ptrtoint %struct* @var to i64
 
   %endp = getelementptr %struct* @var, i64 0, i32 1
index 45935129fd7e061ba0f849c5a31487a2043ff550..c83fb52146c62f32be127360f121b27973378bdf 100644 (file)
@@ -9,7 +9,7 @@
 @var_double = global double 0.0
 
 define void @ldst_8bit(i8* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_8bit:
+; CHECK-LABEL: ldst_8bit:
 
    %addr8_sxtw = getelementptr i8* %base, i32 %off32
    %val8_sxtw = load volatile i8* %addr8_sxtw
@@ -37,7 +37,7 @@ define void @ldst_8bit(i8* %base, i32 %off32, i64 %off64) {
 
 
 define void @ldst_16bit(i16* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_16bit:
+; CHECK-LABEL: ldst_16bit:
 
    %addr8_sxtwN = getelementptr i16* %base, i32 %off32
    %val8_sxtwN = load volatile i16* %addr8_sxtwN
@@ -91,7 +91,7 @@ define void @ldst_16bit(i16* %base, i32 %off32, i64 %off64) {
 }
 
 define void @ldst_32bit(i32* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_32bit:
+; CHECK-LABEL: ldst_32bit:
 
    %addr_sxtwN = getelementptr i32* %base, i32 %off32
    %val_sxtwN = load volatile i32* %addr_sxtwN
@@ -143,7 +143,7 @@ define void @ldst_32bit(i32* %base, i32 %off32, i64 %off64) {
 }
 
 define void @ldst_64bit(i64* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_64bit:
+; CHECK-LABEL: ldst_64bit:
 
    %addr_sxtwN = getelementptr i64* %base, i32 %off32
    %val_sxtwN = load volatile i64* %addr_sxtwN
@@ -191,7 +191,7 @@ define void @ldst_64bit(i64* %base, i32 %off32, i64 %off64) {
 }
 
 define void @ldst_float(float* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_float:
+; CHECK-LABEL: ldst_float:
 
    %addr_sxtwN = getelementptr float* %base, i32 %off32
    %val_sxtwN = load volatile float* %addr_sxtwN
@@ -238,7 +238,7 @@ define void @ldst_float(float* %base, i32 %off32, i64 %off64) {
 }
 
 define void @ldst_double(double* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_double:
+; CHECK-LABEL: ldst_double:
 
    %addr_sxtwN = getelementptr double* %base, i32 %off32
    %val_sxtwN = load volatile double* %addr_sxtwN
@@ -286,7 +286,7 @@ define void @ldst_double(double* %base, i32 %off32, i64 %off64) {
 
 
 define void @ldst_128bit(fp128* %base, i32 %off32, i64 %off64) {
-; CHECK: ldst_128bit:
+; CHECK-LABEL: ldst_128bit:
 
    %addr_sxtwN = getelementptr fp128* %base, i32 %off32
    %val_sxtwN = load volatile fp128* %addr_sxtwN
index 78a3c83c3dd8dc2af7980e5526475d0787eb5a35..03dedccce29ea1ac91542dcb77a9bd7489ea7b03 100644 (file)
@@ -11,7 +11,7 @@
 @varptr = global i8* null
 
 define void @ldst_8bit() {
-; CHECK: ldst_8bit:
+; CHECK-LABEL: ldst_8bit:
 
 ; No architectural support for loads to 16-bit or 8-bit since we
 ; promote i8 during lowering.
@@ -72,7 +72,7 @@ define void @ldst_8bit() {
 }
 
 define void @ldst_16bit() {
-; CHECK: ldst_16bit:
+; CHECK-LABEL: ldst_16bit:
 
 ; No architectural support for loads to 16-bit or 16-bit since we
 ; promote i16 during lowering.
@@ -140,7 +140,7 @@ define void @ldst_16bit() {
 }
 
 define void @ldst_32bit() {
-; CHECK: ldst_32bit:
+; CHECK-LABEL: ldst_32bit:
 
   %addr_8bit = load i8** @varptr
 
@@ -186,7 +186,7 @@ define void @ldst_32bit() {
 }
 
 define void @ldst_float() {
-; CHECK: ldst_float:
+; CHECK-LABEL: ldst_float:
 
   %addr_8bit = load i8** @varptr
   %addrfp_8 = getelementptr i8* %addr_8bit, i64 -5
@@ -202,7 +202,7 @@ define void @ldst_float() {
 }
 
 define void @ldst_double() {
-; CHECK: ldst_double:
+; CHECK-LABEL: ldst_double:
 
   %addr_8bit = load i8** @varptr
   %addrfp_8 = getelementptr i8* %addr_8bit, i64 4
index 1e7540d9be0ac33270892a54b8daf33e5689ed53..77cef4eea0dbb125f25b2db6c5ba4cbb7687d660 100644 (file)
@@ -9,7 +9,7 @@
 @var_double = global double 0.0
 
 define void @ldst_8bit() {
-; CHECK: ldst_8bit:
+; CHECK-LABEL: ldst_8bit:
 
 ; No architectural support for loads to 16-bit or 8-bit since we
 ; promote i8 during lowering.
@@ -63,7 +63,7 @@ define void @ldst_8bit() {
 }
 
 define void @ldst_16bit() {
-; CHECK: ldst_16bit:
+; CHECK-LABEL: ldst_16bit:
 
 ; No architectural support for load volatiles to 16-bit promote i16 during
 ; lowering.
@@ -117,7 +117,7 @@ define void @ldst_16bit() {
 }
 
 define void @ldst_32bit() {
-; CHECK: ldst_32bit:
+; CHECK-LABEL: ldst_32bit:
 
 ; Straight 32-bit load/store
   %val32_noext = load volatile i32* @var_32bit
@@ -225,7 +225,7 @@ define void @ldst_complex_offsets() {
 }
 
 define void @ldst_float() {
-; CHECK: ldst_float:
+; CHECK-LABEL: ldst_float:
 
    %valfp = load volatile float* @var_float
 ; CHECK: adrp {{x[0-9]+}}, var_float
@@ -238,7 +238,7 @@ define void @ldst_float() {
 }
 
 define void @ldst_double() {
-; CHECK: ldst_double:
+; CHECK-LABEL: ldst_double:
 
    %valfp = load volatile double* @var_double
 ; CHECK: adrp {{x[0-9]+}}, var_double
index 9cfa8c5426e440d54d85bc1e9184bc173bcdff25..b82f29046d3d8c7bcee64a7361f5c433e0bc0503 100644 (file)
@@ -5,7 +5,7 @@
 @var64 = global i64 0
 
 define void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
     %val32 = load i32* @var32
     %val64 = load i64* @var64
 
@@ -60,7 +60,7 @@ define void @foo() {
 @vardouble = global double 0.0
 
 define void @floating_lits() {
-; CHECK: floating_lits:
+; CHECK-LABEL: floating_lits:
 
   %floatval = load float* @varfloat
   %newfloat = fadd float %floatval, 128.0
index 5cbf5a37ec541921c9c299035b13e71f88e8829e..b5cef859e35fcc7563f00919f7e8e50f344faeb8 100644 (file)
@@ -24,7 +24,7 @@ define void @trivial_func() nounwind {
 }
 
 define void @trivial_fp_func() {
-; CHECK-WITHFP: trivial_fp_func:
+; CHECK-WITHFP-LABEL: trivial_fp_func:
 
 ; CHECK-WITHFP: sub sp, sp, #16
 ; CHECK-WITHFP: stp x29, x30, [sp]
@@ -43,7 +43,7 @@ define void @trivial_fp_func() {
 
 define void @stack_local() {
   %local_var = alloca i64
-; CHECK: stack_local:
+; CHECK-LABEL: stack_local:
 ; CHECK: sub sp, sp, #16
 
   %val = load i64* @var
index bbbfcc1b9118e74619643bfa637f6366586ae458..a08ba20c7f119dd0704b03d484c79121b3fb22af 100644 (file)
@@ -7,7 +7,7 @@
 @var2_64 = global i64 0
 
 define void @logical_32bit() {
-; CHECK: logical_32bit:
+; CHECK-LABEL: logical_32bit:
   %val1 = load i32* @var1_32
   %val2 = load i32* @var2_32
 
@@ -97,7 +97,7 @@ define void @logical_32bit() {
 }
 
 define void @logical_64bit() {
-; CHECK: logical_64bit:
+; CHECK-LABEL: logical_64bit:
   %val1 = load i64* @var1_64
   %val2 = load i64* @var2_64
 
@@ -190,7 +190,7 @@ define void @logical_64bit() {
 }
 
 define void @flag_setting() {
-; CHECK: flag_setting:
+; CHECK-LABEL: flag_setting:
   %val1 = load i64* @var1_64
   %val2 = load i64* @var2_64
 
index 32167752cb330374acff80de5a6f8943a879da84..053249c6855f0a16bbce40c495ec2ef8f0ab8b01 100644 (file)
@@ -4,7 +4,7 @@
 declare void @bar()
 
 define void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
        %func = load void()** @var
 
        ; Calling a function encourages @foo to use a callee-saved register,
index 6df4e7e3e5271151d751ffae2696c62602526027..20f1062a44dc93cdea027ceb3b57c7ab03841e83 100644 (file)
@@ -5,7 +5,7 @@ declare void @callee_stack8([8 x i32], i64)
 declare void @callee_stack16([8 x i32], i64, i64)
 
 define void @caller_to0_from0() nounwind {
-; CHECK: caller_to0_from0:
+; CHECK-LABEL: caller_to0_from0:
 ; CHECK-NEXT: // BB
   tail call void @callee_stack0()
   ret void
@@ -13,7 +13,7 @@ define void @caller_to0_from0() nounwind {
 }
 
 define void @caller_to0_from8([8 x i32], i64) nounwind{
-; CHECK: caller_to0_from8:
+; CHECK-LABEL: caller_to0_from8:
 ; CHECK-NEXT: // BB
 
   tail call void @callee_stack0()
@@ -22,7 +22,7 @@ define void @caller_to0_from8([8 x i32], i64) nounwind{
 }
 
 define void @caller_to8_from0() {
-; CHECK: caller_to8_from0:
+; CHECK-LABEL: caller_to8_from0:
 
 ; Caller isn't going to clean up any extra stack we allocate, so it
 ; can't be a tail call.
@@ -32,7 +32,7 @@ define void @caller_to8_from0() {
 }
 
 define void @caller_to8_from8([8 x i32], i64 %a) {
-; CHECK: caller_to8_from8:
+; CHECK-LABEL: caller_to8_from8:
 ; CHECK-NOT: sub sp, sp,
 
 ; This should reuse our stack area for the 42
@@ -43,7 +43,7 @@ define void @caller_to8_from8([8 x i32], i64 %a) {
 }
 
 define void @caller_to16_from8([8 x i32], i64 %a) {
-; CHECK: caller_to16_from8:
+; CHECK-LABEL: caller_to16_from8:
 
 ; Shouldn't be a tail call: we can't use SP+8 because our caller might
 ; have something there. This may sound obvious but implementation does
@@ -54,7 +54,7 @@ define void @caller_to16_from8([8 x i32], i64 %a) {
 }
 
 define void @caller_to8_from24([8 x i32], i64 %a, i64 %b, i64 %c) {
-; CHECK: caller_to8_from24:
+; CHECK-LABEL: caller_to8_from24:
 ; CHECK-NOT: sub sp, sp
 
 ; Reuse our area, putting "42" at incoming sp
@@ -65,7 +65,7 @@ define void @caller_to8_from24([8 x i32], i64 %a, i64 %b, i64 %c) {
 }
 
 define void @caller_to16_from16([8 x i32], i64 %a, i64 %b) {
-; CHECK: caller_to16_from16:
+; CHECK-LABEL: caller_to16_from16:
 ; CHECK-NOT: sub sp, sp,
 
 ; Here we want to make sure that both loads happen before the stores:
@@ -85,7 +85,7 @@ define void @caller_to16_from16([8 x i32], i64 %a, i64 %b) {
 @func = global void(i32)* null
 
 define void @indirect_tail() {
-; CHECK: indirect_tail:
+; CHECK-LABEL: indirect_tail:
 ; CHECK-NOT: sub sp, sp
 
   %fptr = load void(i32)** @func
index f323b151ad1e2347fda4c25736f06f98a135f645..81885f1085121550ca012658966f6cfc9d32611c 100644 (file)
@@ -5,7 +5,7 @@ declare fastcc void @callee_stack8([8 x i32], i64)
 declare fastcc void @callee_stack16([8 x i32], i64, i64)
 
 define fastcc void @caller_to0_from0() nounwind {
-; CHECK: caller_to0_from0:
+; CHECK-LABEL: caller_to0_from0:
 ; CHECK-NEXT: // BB
   tail call fastcc void @callee_stack0()
   ret void
@@ -13,7 +13,7 @@ define fastcc void @caller_to0_from0() nounwind {
 }
 
 define fastcc void @caller_to0_from8([8 x i32], i64) {
-; CHECK: caller_to0_from8:
+; CHECK-LABEL: caller_to0_from8:
 
   tail call fastcc void @callee_stack0()
   ret void
@@ -22,7 +22,7 @@ define fastcc void @caller_to0_from8([8 x i32], i64) {
 }
 
 define fastcc void @caller_to8_from0() {
-; CHECK: caller_to8_from0:
+; CHECK-LABEL: caller_to8_from0:
 ; CHECK: sub sp, sp, #32
 
 ; Key point is that the "42" should go #16 below incoming stack
@@ -35,7 +35,7 @@ define fastcc void @caller_to8_from0() {
 }
 
 define fastcc void @caller_to8_from8([8 x i32], i64 %a) {
-; CHECK: caller_to8_from8:
+; CHECK-LABEL: caller_to8_from8:
 ; CHECK: sub sp, sp, #16
 
 ; Key point is that the "%a" should go where at SP on entry.
@@ -47,7 +47,7 @@ define fastcc void @caller_to8_from8([8 x i32], i64 %a) {
 }
 
 define fastcc void @caller_to16_from8([8 x i32], i64 %a) {
-; CHECK: caller_to16_from8:
+; CHECK-LABEL: caller_to16_from8:
 ; CHECK: sub sp, sp, #16
 
 ; Important point is that the call reuses the "dead" argument space
@@ -63,7 +63,7 @@ define fastcc void @caller_to16_from8([8 x i32], i64 %a) {
 
 
 define fastcc void @caller_to8_from24([8 x i32], i64 %a, i64 %b, i64 %c) {
-; CHECK: caller_to8_from24:
+; CHECK-LABEL: caller_to8_from24:
 ; CHECK: sub sp, sp, #16
 
 ; Key point is that the "%a" should go where at #16 above SP on entry.
@@ -76,7 +76,7 @@ define fastcc void @caller_to8_from24([8 x i32], i64 %a, i64 %b, i64 %c) {
 
 
 define fastcc void @caller_to16_from16([8 x i32], i64 %a, i64 %b) {
-; CHECK: caller_to16_from16:
+; CHECK-LABEL: caller_to16_from16:
 ; CHECK: sub sp, sp, #16
 
 ; Here we want to make sure that both loads happen before the stores:
index 0bfe33175196a738155d694cd2ce7de79aaad87d..e7c0129a7752e409027a94a45f61d58f8db65809 100644 (file)
@@ -4,7 +4,7 @@
 @dequant_coef = external global [6 x [4 x [4 x i32]]]          ; <[6 x [4 x [4 x i32]]]*> [#uses=1]
 @A = external global [4 x [4 x i32]]           ; <[4 x [4 x i32]]*> [#uses=1]
 
-; CHECK: dct_luma_sp:
+; CHECK-LABEL: dct_luma_sp:
 define fastcc i32 @dct_luma_sp(i32 %block_x, i32 %block_y, i32* %coeff_cost) {
 entry:
 ; Make sure to use base-updating stores for saving callee-saved registers.
index e1e60e6317a6900d148d0ddfcdb6848a2c04ffa5..ee99c70ff0e628ae6de91ca8aea8c29f3a8e16df 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
 ; pr4843
 define <4 x i16> @v2regbug(<4 x i16>* %B) nounwind {
-;CHECK: v2regbug:
+;CHECK-LABEL: v2regbug:
 ;CHECK: vzip.16
        %tmp1 = load <4 x i16>* %B
        %tmp2 = shufflevector <4 x i16> %tmp1, <4 x i16> undef, <4 x i32><i32 0, i32 0, i32 1, i32 1>
index 0fe3b39a622d3eb86bf5c2d95fe96d8595c9b2fa..e2ff164502ce950ce9399989840b6ccd9553af3e 100644 (file)
@@ -4,7 +4,7 @@
 %0 = type { double, double }
 
 define void @foo(%0* noalias nocapture sret %agg.result, double %x.0, double %y.0) nounwind {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 ; CHECK: bl __aeabi_dadd
 ; CHECK-NOT: strd
 ; CHECK: mov
index a8afc20bc13074e72b88f8bd30a52aec8b710806..4fb2be02ce9a48bd201c4d9a564c7a07b4db6b3e 100644 (file)
@@ -12,7 +12,7 @@ entry:
   %3 = fmul float %0, %1                          ; <float> [#uses=1]
   %4 = fadd float 0.000000e+00, %3                ; <float> [#uses=1]
   %5 = fsub float 1.000000e+00, %4                ; <float> [#uses=1]
-; CHECK: foo:
+; CHECK-LABEL: foo:
 ; CHECK: vmov.f32 s{{[0-9]+}}, #1.000000e+00
   %6 = fsub float 1.000000e+00, undef             ; <float> [#uses=2]
   %7 = fsub float %2, undef                       ; <float> [#uses=1]
index 0ae7f84f3ef344ba86102076d53dd5506036f60e..35995b77c5bc64191b00f7b5779b920030c18fe7 100644 (file)
@@ -6,10 +6,10 @@
 
 define zeroext i8 @t(%struct.foo* %this) noreturn optsize {
 entry:
-; ARM:       t:
+; ARM-LABEL:       t:
 ; ARM:       str r2, [r1], r0
 
-; THUMB:     t:
+; THUMB-LABEL:     t:
 ; THUMB-NOT: str r0, [r1], r0
 ; THUMB:     str r1, [r0]
   %0 = getelementptr inbounds %struct.foo* %this, i32 0, i32 1 ; <i64*> [#uses=1]
index da4d15771f48a121ee4c216287ffba0ca7bf328e..4179d8c99d6a827ee3a067c348a1ce305ab233cc 100644 (file)
@@ -4,7 +4,7 @@
 
 define i32* @t(i32* %x) nounwind {
 entry:
-; ARM: t:
+; ARM-LABEL: t:
 ; ARM: push
 ; ARM: mov r7, sp
 ; ARM: bl _foo
@@ -12,7 +12,7 @@ entry:
 ; ARM: bl _foo
 ; ARM: pop {r7, pc}
 
-; THUMB2: t:
+; THUMB2-LABEL: t:
 ; THUMB2: push
 ; THUMB2: mov r7, sp
 ; THUMB2: blx _foo
index 4879f4e10bacf95bab5f47745b76cbc58e317660..eef6abd96451e8f95f83fdbb802cc4d3289a9285 100644 (file)
@@ -3,7 +3,7 @@
 
 define hidden void @foo() nounwind ssp {
 entry:
-; CHECK: foo:
+; CHECK-LABEL: foo:
 ; CHECK: mov r7, sp
 ; CHECK-NEXT: vpush {d8}
 ; CHECK-NEXT: vpush {d10, d11}
index e84ce0e2394d052050f8b9c82529a8a05b6ace00..f689d4950e2f83bc5085ae40d8cc13dea9d2853d 100644 (file)
@@ -9,7 +9,7 @@
 @oStruct = external global %struct.Outer, align 4
 
 define void @main() nounwind {
-; CHECK: main:
+; CHECK-LABEL: main:
 ; CHECK-NOT: ldrd
 ; CHECK: mul
 for.body.lr.ph:
index 0fe88bd0ed7e6edb22f5e7704910f27e9d56e561..caa0be56578cb0502aff7ab8d1821029efa40bfb 100644 (file)
@@ -8,7 +8,7 @@
 ; rdar://9172742
 
 define i32 @t() nounwind {
-; CHECK: t:
+; CHECK-LABEL: t:
 entry:
   br label %bb2
 
index 19f756f513647ba270c51d24b20ab84000ccea3f..f3dd3dd5811e0ba5ee43c2c63631ec447bc5c47b 100644 (file)
@@ -12,7 +12,7 @@ entry:
 
 ; Make sure the scheduler schedules all uses of the preincrement
 ; induction variable before defining the postincrement value.
-; CHECK: t:
+; CHECK-LABEL: t:
 ; CHECK: %bb
 ; CHECK-NOT: mov
 bb:                                               ; preds = %entry, %bb
index 568718c91127b2c40f38c7be80efeadf6bb64019..348ec9ffa02b594a1b28a79983c7ebb6728bc5f9 100644 (file)
@@ -4,7 +4,7 @@
 ; rdar://9266679
 
 define zeroext i1 @t(i32* nocapture %A, i32 %size, i32 %value) nounwind readonly ssp {
-; CHECK: t:
+; CHECK-LABEL: t:
 entry:
   br label %for.cond
 
index 5409f8c608875b4761405f5be25767e40c3ce222..bc496b99f4a666a3de05db22350e1fbdbb8347f5 100644 (file)
@@ -10,7 +10,7 @@
 @infoBlock = external global %struct.InformationBlock
 
 define hidden void @foo() {
-; CHECK: foo:
+; CHECK-LABEL: foo:
 ; CHECK: ldr.w
 ; CHECK: ldr.w
 ; CHECK-NOT: ldm
index 0ff4f510eb3ec0628bbb52f6b4cc7ddd57c0801f..e795ec55fe5bcef462eeff14636414443875cf3a 100644 (file)
@@ -23,7 +23,7 @@
 ;
 ; rdar://11116189
 define i64 @t(i64 %aInput) nounwind {
-; CHECK: t:
+; CHECK-LABEL: t:
 ; CHECK: movs [[REG:(r[0-9]+)]], #0
 ; CHECK: movt [[REG]], #46540
 ; CHECK: adds r{{[0-9]+}}, r{{[0-9]+}}, [[REG]]
index 2f55204aa407209c6ed119ae3ceb76263dfdfef7..647ebd6bdfd4b459e3a7f05c25a1d2ec9d132e8f 100644 (file)
@@ -13,7 +13,7 @@
 ; v4i8
 ;
 define void @sextload_v4i8_c(<4 x i8>* %v) nounwind {
-;CHECK: sextload_v4i8_c:
+;CHECK-LABEL: sextload_v4i8_c:
 entry:
   %0 = load <4 x i8>* %v, align 8
   %v0  = sext <4 x i8> %0 to <4 x i32>
@@ -26,7 +26,7 @@ entry:
 ; v2i8
 ;
 define void @sextload_v2i8_c(<2 x i8>* %v) nounwind {
-;CHECK: sextload_v2i8_c:
+;CHECK-LABEL: sextload_v2i8_c:
 entry:
   %0   = load <2 x i8>* %v, align 8
   %v0  = sext <2 x i8>  %0 to <2 x i64>
@@ -39,7 +39,7 @@ entry:
 ; v2i16
 ;
 define void @sextload_v2i16_c(<2 x i16>* %v) nounwind {
-;CHECK: sextload_v2i16_c:
+;CHECK-LABEL: sextload_v2i16_c:
 entry:
   %0   = load <2 x i16>* %v, align 8
   %v0  = sext <2 x i16>  %0 to <2 x i64>
@@ -54,7 +54,7 @@ entry:
 ; v4i8
 ;
 define void @sextload_v4i8_v(<4 x i8>* %v, <4 x i8>* %p) nounwind {
-;CHECK: sextload_v4i8_v:
+;CHECK-LABEL: sextload_v4i8_v:
 entry:
   %0 = load <4 x i8>* %v, align 8
   %v0  = sext <4 x i8> %0 to <4 x i32>
@@ -70,7 +70,7 @@ entry:
 ; v2i8
 ;
 define void @sextload_v2i8_v(<2 x i8>* %v, <2 x i8>* %p) nounwind {
-;CHECK: sextload_v2i8_v:
+;CHECK-LABEL: sextload_v2i8_v:
 entry:
   %0 = load <2 x i8>* %v, align 8
   %v0  = sext <2 x i8> %0 to <2 x i64>
@@ -86,7 +86,7 @@ entry:
 ; v2i16
 ;
 define void @sextload_v2i16_v(<2 x i16>* %v, <2 x i16>* %p) nounwind {
-;CHECK: sextload_v2i16_v:
+;CHECK-LABEL: sextload_v2i16_v:
 entry:
   %0 = load <2 x i16>* %v, align 8
   %v0  = sext <2 x i16> %0 to <2 x i64>
@@ -104,7 +104,7 @@ entry:
 ; v4i8 x v4i16
 ;
 define void @sextload_v4i8_vs(<4 x i8>* %v, <4 x i16>* %p) nounwind {
-;CHECK: sextload_v4i8_vs:
+;CHECK-LABEL: sextload_v4i8_vs:
 entry:
   %0 = load <4 x i8>* %v, align 8
   %v0  = sext <4 x i8> %0 to <4 x i32>
@@ -120,7 +120,7 @@ entry:
 ; v2i8
 ; v2i8 x v2i16
 define void @sextload_v2i8_vs(<2 x i8>* %v, <2 x i16>* %p) nounwind {
-;CHECK: sextload_v2i8_vs:
+;CHECK-LABEL: sextload_v2i8_vs:
 entry:
   %0 = load <2 x i8>* %v, align 8
   %v0  = sext <2 x i8> %0 to <2 x i64>
@@ -136,7 +136,7 @@ entry:
 ; v2i16
 ; v2i16 x v2i32
 define void @sextload_v2i16_vs(<2 x i16>* %v, <2 x i32>* %p) nounwind {
-;CHECK: sextload_v2i16_vs:
+;CHECK-LABEL: sextload_v2i16_vs:
 entry:
   %0 = load <2 x i16>* %v, align 8
   %v0  = sext <2 x i16> %0 to <2 x i64>
index e761ffe72c13a0ca61673ce6d45b97c757c77bdb..3bdbb3cf5801947419bc174f6c43186affd8108f 100644 (file)
@@ -4,7 +4,7 @@
 ; rdar://12300648
 
 define i32 @t(i32 %x) {
-; CHECK: t:
+; CHECK-LABEL: t:
 ; CHECK-NOT: movw
   %tmp = add i32 %x, -65535
   ret i32 %tmp
index 645e68ba15c87561982d00df5effa4a6388ed56d..b8bea1f7408ba1bbf0aca16244900b32426fce48 100644 (file)
@@ -23,7 +23,7 @@ entry:
   ret void
 }
 
-; CHECK: main:
+; CHECK-LABEL: main:
 ; CHECK: movw [[BASE:r[0-9]+]], :lower16:static_val
 ; CHECK: movt [[BASE]], :upper16:static_val
 ; ldm is not formed when the coalescer failed to coalesce everything.
@@ -53,7 +53,7 @@ entry:
   ret void
 }
 
-; CHECK: main_fixed_arg:
+; CHECK-LABEL: main_fixed_arg:
 ; CHECK: movw [[BASE:r[0-9]+]], :lower16:static_val
 ; CHECK: movt [[BASE]], :upper16:static_val
 ; ldm is not formed when the coalescer failed to coalesce everything.
index f2395107d426f826019c20702afe19887ad5fe59..a59533c4a85db6c4c002411f9755028ffcb6d393 100644 (file)
@@ -6,7 +6,7 @@
 
 declare void @f(i32 %n1, i32 %n2, i32 %n3, %my_struct_t* byval %val);
 
-; CHECK: main:
+; CHECK-LABEL: main:
 define i32 @main() nounwind {
 entry:
 ; CHECK: ldrb  {{(r[0-9]+)}}, {{(\[r[0-9]+\])}}, #1
index fcc6a7f7e96f2d7cfdf4efbb43e5b62c9a63a759..0028eec80f44f69ebaab4d880a9df5adc607f21f 100644 (file)
@@ -5,7 +5,7 @@
 
 declare void @f(%struct.s* %p);
 
-; CHECK: t:
+; CHECK-LABEL: t:
 define void @t(i32 %a, %struct.s* byval %s) nounwind {
 entry:
 
@@ -20,7 +20,7 @@ entry:
   ret void
 }
 
-; CHECK: caller:
+; CHECK-LABEL: caller:
 define void @caller() {
 
 ; CHECK:      ldm     r0, {r1, r2, r3}
index 05abdeda0f1920d01562997e82b8ecf38fa863ef..014686feee0e056b37d6d4a48565ca445d5e4649 100644 (file)
@@ -2,8 +2,8 @@
 ;RUN: llc -mtriple=thumbv7 < %s  | FileCheck -check-prefix=EXPECTED %s
 ;RUN: llc -mtriple=thumbv7 < %s  | FileCheck %s
 
-;EXPECTED: foo:
-;CHECK: foo:
+;EXPECTED-LABEL: foo:
+;CHECK-LABEL: foo:
 define i32 @foo(i32* %a) nounwind optsize {
 entry:
   %0 = load i32* %a, align 4
index 0e3bf2371061cde67df16e602869a31dcddebc71..135b144030da2885b37f4aeed3173aaeead253da 100644 (file)
@@ -2,7 +2,7 @@
 ; RUN: llc < %s -mtriple=armv7s-apple-darwin | FileCheck %s -check-prefix=VFP4
 
 define <4 x float> @muladd(<4 x float> %a, <4 x float> %b, <4 x float> %c) nounwind {
-; CHECK: muladd:
+; CHECK-LABEL: muladd:
 ; CHECK: fmaf
 ; CHECK: fmaf
 ; CHECK: fmaf
@@ -17,7 +17,7 @@ define <4 x float> @muladd(<4 x float> %a, <4 x float> %b, <4 x float> %c) nounw
 declare <4 x float> @llvm.fma.v4f32(<4 x float>, <4 x float>, <4 x float>) #1
 
 define <2 x float> @muladd2(<2 x float> %a, <2 x float> %b, <2 x float> %c) nounwind {
-; CHECK: muladd2:
+; CHECK-LABEL: muladd2:
 ; CHECK: fmaf
 ; CHECK: fmaf
 ; CHECK-NOT: fmaf
index 80b9d28a4b787a09631b0939b09173c3b58c7c6d..127429bc31e3fa215265b68d8582850a30535a2e 100644 (file)
@@ -1,7 +1,7 @@
 ;PR15293: ARM codegen ice - expected larger existing stack allocation
 ;RUN: llc -mtriple=arm-linux-gnueabihf < %s | FileCheck %s
 
-;CHECK: foo:
+;CHECK-LABEL: foo:
 ;CHECK:        sub     sp, sp, #8
 ;CHECK:        push    {r11, lr}
 ;CHECK:        str     r0, [sp, #8]
@@ -11,7 +11,7 @@
 ;CHECK:        add     sp, sp, #8
 ;CHECK:        mov     pc, lr
 
-;CHECK: foo2:
+;CHECK-LABEL: foo2:
 ;CHECK:        sub     sp, sp, #8
 ;CHECK:        push    {r11, lr}
 ;CHECK:        str     r0, [sp, #8]
@@ -24,7 +24,7 @@
 ;CHECK:        add     sp, sp, #8
 ;CHECK:        mov     pc, lr
 
-;CHECK: doFoo:
+;CHECK-LABEL: doFoo:
 ;CHECK:        push    {r11, lr}
 ;CHECK:        ldr     r0,
 ;CHECK:        ldr     r0, [r0]
@@ -33,7 +33,7 @@
 ;CHECK:        mov     pc, lr
 
 
-;CHECK: doFoo2:
+;CHECK-LABEL: doFoo2:
 ;CHECK:        push    {r11, lr}
 ;CHECK:        ldr     r0,
 ;CHECK:        mov     r1, #0
index 38d515f9227ff41fcee45f9e7b51d6652cb8f68e..08bf99b31f543f93e12e39584b3a39d446e9b7e8 100644 (file)
 
 ;RUN: llc -mtriple=thumbv7-linux-gnueabihf -float-abi=hard < %s | FileCheck %s
 ;
-;CHECK:     foo:
+;CHECK-LABEL:     foo:
 ;CHECK-NOT:     mov r0
 ;CHECK-NOT:     ldr r0
 ;CHECK:         bl fooUseI32
-;CHECK:     doFoo:
+;CHECK-LABEL:     doFoo:
 ;CHECK:         movs    r0, #43
 ;CHECK:         bl      foo
 
index de5fd31e2f2d971da1a168dddddec43b775c6a6f..0e0537ec5bfc2e04c954e8d9c90c9ebb210bee58 100644 (file)
@@ -9,7 +9,7 @@
 
 @.str = private unnamed_addr constant [13 x i8] c"%d %d %f %i\0A\00", align 1
 
-;CHECK: printfn:
+;CHECK-LABEL: printfn:
 define void @printfn(i32 %a, i16 signext %b, double %C, i8 signext %E) {
 entry:
   %conv = sext i16 %b to i32
index abc6e0d1114436fe09991bc9134c95ab24961e59..3f054c64b890eddc04c8abff59a8566b0b3ddada 100644 (file)
@@ -2,7 +2,7 @@
 ; rdar://13782395
 
 define i32 @t1(i32 %a, i32 %b, i8** %retaddr) {
-; CHECK: t1:
+; CHECK-LABEL: t1:
 ; CHECK: Block address taken
 ; CHECK-NOT: Address of block that was removed by CodeGen
   store i8* blockaddress(@t1, %cond_true), i8** %retaddr
@@ -19,7 +19,7 @@ cond_false:
 }
 
 define i32 @t2(i32 %a, i32 %b, i32 %c, i32 %d, i8** %retaddr) {
-; CHECK: t2:
+; CHECK-LABEL: t2:
 ; CHECK: Block address taken
 ; CHECK: %cond_true
 ; CHECK: add
@@ -41,7 +41,7 @@ UnifiedReturnBlock:
 }
 
 define hidden fastcc void @t3(i8** %retaddr) {
-; CHECK: t3:
+; CHECK-LABEL: t3:
 ; CHECK: Block address taken
 ; CHECK-NOT: Address of block that was removed by CodeGen
 bb:
index a52468e5be9e281ee01b8766034e6817492d5170..df921e005cdb87ed4451b9b8179e596b5c4092b6 100644 (file)
@@ -1,8 +1,8 @@
 ; RUN: llc -O1 -mcpu=cortex-a15 -mtriple=armv7-linux-gnueabi -disable-a15-sd-optimization -verify-machineinstrs < %s  | FileCheck -check-prefix=DISABLED %s
 ; RUN: llc -O1 -mcpu=cortex-a15 -mtriple=armv7-linux-gnueabi -verify-machineinstrs < %s | FileCheck -check-prefix=ENABLED %s
 
-; CHECK-ENABLED: t1:
-; CHECK-DISABLED: t1:
+; CHECK-ENABLED-LABEL: t1:
+; CHECK-DISABLED-LABEL: t1:
 define <2 x float> @t1(float %f) {
   ; CHECK-ENABLED: vdup.32 d{{[0-9]*}}, d0[0]
   ; CHECK-DISABLED-NOT: vdup.32 d{{[0-9]*}}, d0[0]
@@ -11,8 +11,8 @@ define <2 x float> @t1(float %f) {
   ret <2 x float> %i2
 }
 
-; CHECK-ENABLED: t2:
-; CHECK-DISABLED: t2:
+; CHECK-ENABLED-LABEL: t2:
+; CHECK-DISABLED-LABEL: t2:
 define <4 x float> @t2(float %g, float %f) {
   ; CHECK-ENABLED: vdup.32 q{{[0-9]*}}, d0[0]
   ; CHECK-DISABLED-NOT: vdup.32 d{{[0-9]*}}, d0[0]
@@ -21,8 +21,8 @@ define <4 x float> @t2(float %g, float %f) {
   ret <4 x float> %i2
 }
 
-; CHECK-ENABLED: t3:
-; CHECK-DISABLED: t3:
+; CHECK-ENABLED-LABEL: t3:
+; CHECK-DISABLED-LABEL: t3:
 define arm_aapcs_vfpcc <2 x float> @t3(float %f) {
   ; CHECK-ENABLED: vdup.32 d{{[0-9]*}}, d0[0] 
   ; CHECK-DISABLED-NOT: vdup.32 d{{[0-9]*}}, d0[0]
@@ -31,8 +31,8 @@ define arm_aapcs_vfpcc <2 x float> @t3(float %f) {
   ret <2 x float> %i2
 }
 
-; CHECK-ENABLED: t4:
-; CHECK-DISABLED: t4:
+; CHECK-ENABLED-LABEL: t4:
+; CHECK-DISABLED-LABEL: t4:
 define <2 x float> @t4(float %f) {
   ; CHECK-ENABLED: vdup.32 d{{[0-9]*}}, d0[0]
   ; CHECK-DISABLED-NOT: vdup
@@ -45,8 +45,8 @@ b:
   ret <2 x float> %i2
 }
 
-; CHECK-ENABLED: t5:
-; CHECK-DISABLED: t5:
+; CHECK-ENABLED-LABEL: t5:
+; CHECK-DISABLED-LABEL: t5:
 define arm_aapcs_vfpcc <4 x float> @t5(<4 x float> %q, float %f) {
   ; CHECK-ENABLED: vdup.32 d{{[0-9]*}}, d{{[0-9]*}}[0]
   ; CHECK-ENABLED: vadd.f32
index 6306790d15f0dd1f894e2a95284fe16d404860a1..5747253d56b76d86928bb2945c8d182edc0c9586 100644 (file)
@@ -1,6 +1,6 @@
 ; RUN: llc -O1 -mcpu=cortex-a15 -mtriple=armv7-linux-gnueabi -verify-machineinstrs < %s  | FileCheck %s
 
-; CHECK: t1:
+; CHECK-LABEL: t1:
 define <2 x float> @t1(float* %A, <2 x float> %B) {
 ; The generated code for this test uses a vld1.32 instruction
 ; to write the lane 1 of a D register containing the value of
@@ -15,7 +15,7 @@ define <2 x float> @t1(float* %A, <2 x float> %B) {
   ret <2 x float> %tmp3
 }
 
-; CHECK: t2:
+; CHECK-LABEL: t2:
 define void @t2(<4 x i8> *%in, <4 x i8> *%out, i32 %n) {
 entry:
   br label %loop
index a8b42e63b71f23d2b8ee2c8e441050fc0ec8b593..e7fbf9f28effea11350213f552f6902308a4758f 100644 (file)
@@ -2,9 +2,9 @@
 ; RUN: llc < %s -mtriple=arm-apple-darwin -mattr=+vfp2 | FileCheck %s -check-prefix=DARWIN
 
 define i32 @f1(i32 %a, i64 %b) {
-; ELF: f1:
+; ELF-LABEL: f1:
 ; ELF: mov r0, r2
-; DARWIN: f1:
+; DARWIN-LABEL: f1:
 ; DARWIN: mov r0, r1
         %tmp = call i32 @g1(i64 %b)
         ret i32 %tmp
@@ -12,10 +12,10 @@ define i32 @f1(i32 %a, i64 %b) {
 
 ; test that allocating the double to r2/r3 makes r1 unavailable on gnueabi.
 define i32 @f2() nounwind optsize {
-; ELF: f2:
+; ELF-LABEL: f2:
 ; ELF: mov  [[REGISTER:(r[0-9]+)]], #128
 ; ELF: str  [[REGISTER]], [
-; DARWIN: f2:
+; DARWIN-LABEL: f2:
 ; DARWIN: mov  r3, #128
 entry:
   %0 = tail call i32 (i32, ...)* @g2(i32 5, double 1.600000e+01, i32 128) nounwind optsize ; <i32> [#uses=1]
@@ -26,10 +26,10 @@ entry:
 
 ; test that on gnueabi a 64 bit value at this position will cause r3 to go
 ; unused and the value stored in [sp]
-; ELF: f3:
+; ELF-LABEL: f3:
 ; ELF: ldr r0, [sp]
 ; ELF-NEXT: mov pc, lr
-; DARWIN: f3:
+; DARWIN-LABEL: f3:
 ; DARWIN: mov r0, r3
 ; DARWIN-NEXT: mov pc, lr
 define i32 @f3(i32 %i, i32 %j, i32 %k, i64 %l, ...) {
index 2cf1422c66a96c11395accc42b00b6bf00619a9d..9c4173ef0ce23a7cc7c12941c4e73eea86f47942 100644 (file)
@@ -5,10 +5,10 @@
 
 define i8* @t() nounwind {
 entry:
-; DARWIN: t:
+; DARWIN-LABEL: t:
 ; DARWIN: mov r0, r7
 
-; LINUX: t:
+; LINUX-LABEL: t:
 ; LINUX: mov r0, r11
        %0 = call i8* @llvm.frameaddress(i32 0)
         ret i8* %0
index 1272e8efc26ba4e50d38e0e34c4541519ce80af2..4266572b077f7a684eacd52410f6c1935b61793f 100644 (file)
@@ -7,7 +7,7 @@
 
 define i8* @rt0(i32 %x) nounwind readnone {
 entry:
-; CHECK: rt0:
+; CHECK-LABEL: rt0:
 ; CHECK: {r7, lr}
 ; CHECK: mov r0, lr
   %0 = tail call i8* @llvm.returnaddress(i32 0)
@@ -16,7 +16,7 @@ entry:
 
 define i8* @rt2() nounwind readnone {
 entry:
-; CHECK: rt2:
+; CHECK-LABEL: rt2:
 ; CHECK: {r7, lr}
 ; CHECK: ldr r[[R0:[0-9]+]], [r7]
 ; CHECK: ldr r0, [r0]
index 93664e37e6a327a4ee4daca27604bc5ceccdef3d..8ec829c8f6b14c79f9d5c707e26525f12fbc114a 100644 (file)
@@ -12,7 +12,7 @@ define i64 @test1(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test1:
+; CHECK-THUMB-LABEL: test1:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: adds.w [[REG3:[a-z0-9]+]], [[REG1]]
@@ -37,7 +37,7 @@ define i64 @test2(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test2:
+; CHECK-THUMB-LABEL: test2:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: subs.w [[REG3:[a-z0-9]+]], [[REG1]]
@@ -62,7 +62,7 @@ define i64 @test3(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test3:
+; CHECK-THUMB-LABEL: test3:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: and.w [[REG3:[a-z0-9]+]], [[REG1]]
@@ -87,7 +87,7 @@ define i64 @test4(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test4:
+; CHECK-THUMB-LABEL: test4:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: orr.w [[REG3:[a-z0-9]+]], [[REG1]]
@@ -112,7 +112,7 @@ define i64 @test5(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test5:
+; CHECK-THUMB-LABEL: test5:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: eor.w [[REG3:[a-z0-9]+]], [[REG1]]
@@ -135,7 +135,7 @@ define i64 @test6(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test6:
+; CHECK-THUMB-LABEL: test6:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: strexd {{[a-z0-9]+}}, {{[a-z0-9]+}}, {{[a-z0-9]+}}
@@ -159,7 +159,7 @@ define i64 @test7(i64* %ptr, i64 %val1, i64 %val2) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test7:
+; CHECK-THUMB-LABEL: test7:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: cmp [[REG1]]
@@ -188,7 +188,7 @@ define i64 @test8(i64* %ptr) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test8:
+; CHECK-THUMB-LABEL: test8:
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: cmp [[REG1]]
 ; CHECK-THUMB: it eq
@@ -214,7 +214,7 @@ define void @test9(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test9:
+; CHECK-THUMB-LABEL: test9:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: strexd {{[a-z0-9]+}}, {{[a-z0-9]+}}, {{[a-z0-9]+}}
@@ -238,7 +238,7 @@ define i64 @test10(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test10:
+; CHECK-THUMB-LABEL: test10:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: subs.w {{[a-z0-9]+}}, [[REG1]], [[REG3:[a-z0-9]+]]
@@ -266,7 +266,7 @@ define i64 @test11(i64* %ptr, i64 %val) {
 ; CHECK: dmb {{ish$}}
 
 
-; CHECK-THUMB: test11:
+; CHECK-THUMB-LABEL: test11:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: subs.w {{[a-z0-9]+}}, [[REG1]], [[REG3:[a-z0-9]+]]
@@ -293,7 +293,7 @@ define i64 @test12(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test12:
+; CHECK-THUMB-LABEL: test12:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: subs.w {{[a-z0-9]+}}, [[REG1]], [[REG3:[a-z0-9]+]]
@@ -320,7 +320,7 @@ define i64 @test13(i64* %ptr, i64 %val) {
 ; CHECK: bne
 ; CHECK: dmb {{ish$}}
 
-; CHECK-THUMB: test13:
+; CHECK-THUMB-LABEL: test13:
 ; CHECK-THUMB: dmb {{ish$}}
 ; CHECK-THUMB: ldrexd [[REG1:[a-z0-9]+]], [[REG2:[a-z0-9]+]]
 ; CHECK-THUMB: subs.w {{[a-z0-9]+}}, [[REG1]], [[REG3:[a-z0-9]+]]
index 82726daebca36d92b4d44fa2be8d087bf41bf725..51ada693d0b8834ae05695fa4ac416ce721b7e61 100644 (file)
@@ -3,11 +3,11 @@
 ; rdar://8964854
 
 define i8 @t(i8* %a, i8 %b, i8 %c) nounwind {
-; ARM: t:
+; ARM-LABEL: t:
 ; ARM: ldrexb
 ; ARM: strexb
 
-; T2: t:
+; T2-LABEL: t:
 ; T2: ldrexb
 ; T2: strexb
   %tmp0 = cmpxchg i8* %a, i8 %b, i8 %c monotonic
index 69f1384e125cbb437e70f407102879e7f05b192a..5befc228e03c213c26edbf951ef511d223d9a7fd 100644 (file)
@@ -1,6 +1,6 @@
 ;  RUN: llc -march=arm -mcpu=cortex-a9 < %s | FileCheck %s
 
-;  CHECK: max:
+;  CHECK-LABEL: max:
 define i32 @max(i8 %ctx, i32* %ptr, i32 %val)
 {
 ;  CHECK: ldrex
@@ -10,7 +10,7 @@ define i32 @max(i8 %ctx, i32* %ptr, i32 %val)
   ret i32 %old
 }
 
-;  CHECK: min:
+;  CHECK-LABEL: min:
 define i32 @min(i8 %ctx, i32* %ptr, i32 %val)
 {
 ;  CHECK: ldrex
index c14f5302d311df31b991f1f3c9941a6622d731e5..0217a4a8fb833c66ae6560c0dece3f53b2d5e55e 100644 (file)
@@ -6,7 +6,7 @@
 
 define i32 @t1(i32 %a, i32 %b, i32 %c, i32 %d) nounwind readnone {
  entry:
-; CHECK: t1:
+; CHECK-LABEL: t1:
 ; CHECK: muls [[REG:(r[0-9]+)]], r3, r2
 ; CHECK-NEXT: mul  [[REG2:(r[0-9]+)]], r1, r0
 ; CHECK-NEXT: muls r0, [[REG]], [[REG2]]
@@ -20,7 +20,7 @@ define i32 @t1(i32 %a, i32 %b, i32 %c, i32 %d) nounwind readnone {
 ; rdar://10357570
 define void @t2(i32* nocapture %ptr1, i32* %ptr2, i32 %c) nounwind {
 entry:
-; CHECK: t2:
+; CHECK-LABEL: t2:
   %tobool7 = icmp eq i32* %ptr2, null
   br i1 %tobool7, label %while.end, label %while.body
 
@@ -54,7 +54,7 @@ while.end:
 ; rdar://12878928
 define void @t3(i32* nocapture %ptr1, i32* %ptr2, i32 %c) nounwind minsize {
 entry:
-; CHECK: t3:
+; CHECK-LABEL: t3:
   %tobool7 = icmp eq i32* %ptr2, null
   br i1 %tobool7, label %while.end, label %while.body
 
index c4a44b4472d1e0b130e86eaac84e147ca7c9595e..3a17d2b8cf99571f826dee4c3a12709cb35ff5dc 100644 (file)
@@ -2,7 +2,7 @@
 
 ; 4278190095 = 0xff00000f
 define i32 @f1(i32 %a) {
-; CHECK: f1:
+; CHECK-LABEL: f1:
 ; CHECK: bfc
     %tmp = and i32 %a, 4278190095
     ret i32 %tmp
@@ -10,7 +10,7 @@ define i32 @f1(i32 %a) {
 
 ; 4286578688 = 0xff800000
 define i32 @f2(i32 %a) {
-; CHECK: f2:
+; CHECK-LABEL: f2:
 ; CHECK: bfc
     %tmp = and i32 %a, 4286578688
     ret i32 %tmp
@@ -18,7 +18,7 @@ define i32 @f2(i32 %a) {
 
 ; 4095 = 0x00000fff
 define i32 @f3(i32 %a) {
-; CHECK: f3:
+; CHECK-LABEL: f3:
 ; CHECK: bfc
     %tmp = and i32 %a, 4095
     ret i32 %tmp
index 84f3813975a9889a39255b859a4f2f55232ea2a8..72a467809978b44ffe0d5c4789c37fa7ca6d6789 100644 (file)
@@ -52,7 +52,7 @@ define i32 @f4(i32 %a) nounwind {
 ; rdar://8458663
 define i32 @f5(i32 %a, i32 %b) nounwind {
 entry:
-; CHECK: f5:
+; CHECK-LABEL: f5:
 ; CHECK-NOT: bfc
 ; CHECK: bfi r0, r1, #20, #4
   %0 = and i32 %a, -15728641
@@ -65,7 +65,7 @@ entry:
 ; rdar://9609030
 define i32 @f6(i32 %a, i32 %b) nounwind readnone {
 entry:
-; CHECK: f6:
+; CHECK-LABEL: f6:
 ; CHECK-NOT: bic
 ; CHECK: bfi r0, r1, #8, #9
   %and = and i32 %a, -130817
index 472213d5f85fff204bc9543267550e5877a36b7e..31f9d729cf6e67572ecb759dfe37420c0d8792eb 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc < %s -mtriple=arm-apple-darwin -mattr=+v6 | FileCheck %s
 
 define i32 @t1(i32 %x) nounwind {
-; CHECK: t1:
+; CHECK-LABEL: t1:
 ; CHECK-NOT: InlineAsm
 ; CHECK: rev
   %asmtmp = tail call i32 asm "rev $0, $1\0A", "=l,l"(i32 %x) nounwind
index df3c19eca6a028df7309a282da02fb1bf13c0d00..e610d29d77fc1c9ac55eaec5730a788e5a1b3055 100644 (file)
@@ -4,10 +4,10 @@
 
 define void @t1() noreturn minsize nounwind ssp {
 entry:
-; ARM: t1:
+; ARM-LABEL: t1:
 ; ARM: bl _bar
 
-; SWIFT: t1:
+; SWIFT-LABEL: t1:
 ; SWIFT: bl _bar
   tail call void @bar() noreturn nounwind
   unreachable
@@ -15,10 +15,10 @@ entry:
 
 define void @t2() noreturn minsize nounwind ssp {
 entry:
-; ARM: t2:
+; ARM-LABEL: t2:
 ; ARM: bl _t1
 
-; SWIFT: t2:
+; SWIFT-LABEL: t2:
 ; SWIFT: bl _t1
   tail call void @t1() noreturn nounwind
   unreachable
index 27062dca38dced641fbc9f4fe7438f4de378b842..bb56e8b863363c9ffb8e98f3378b7cf8cec6a0e2 100644 (file)
@@ -4,11 +4,11 @@
 
 define void @t1() noreturn nounwind ssp {
 entry:
-; ARM: t1:
+; ARM-LABEL: t1:
 ; ARM: mov lr, pc
 ; ARM: b _bar
 
-; SWIFT: t1:
+; SWIFT-LABEL: t1:
 ; SWIFT: mov lr, pc
 ; SWIFT: b _bar
   tail call void @bar() noreturn nounwind
@@ -17,11 +17,11 @@ entry:
 
 define void @t2() noreturn nounwind ssp {
 entry:
-; ARM: t2:
+; ARM-LABEL: t2:
 ; ARM: mov lr, pc
 ; ARM: b _t1
 
-; SWIFT: t2:
+; SWIFT-LABEL: t2:
 ; SWIFT: mov lr, pc
 ; SWIFT: b _t1
   tail call void @t1() noreturn nounwind
index c7e17ea353f38272435da7a4d0fa754597714051..d4636021b599dfed951eb12c8c6d19b6dd1e52ec 100644 (file)
 declare void @g(i32, i32, i32, i32)
 
 define void @t1() {
-; CHECKELF: t1:
+; CHECKELF-LABEL: t1:
 ; CHECKELF: bl g(PLT)
         call void @g( i32 1, i32 2, i32 3, i32 4 )
         ret void
 }
 
 define void @t2() {
-; CHECKV6: t2:
+; CHECKV6-LABEL: t2:
 ; CHECKV6: bx r0
-; CHECKT2D: t2:
+; CHECKT2D-LABEL: t2:
 ; CHECKT2D: ldr
 ; CHECKT2D-NEXT: ldr
 ; CHECKT2D-NEXT: bx r0
@@ -30,11 +30,11 @@ define void @t2() {
 }
 
 define void @t3() {
-; CHECKV6: t3:
+; CHECKV6-LABEL: t3:
 ; CHECKV6: b _t2
-; CHECKELF: t3:
+; CHECKELF-LABEL: t3:
 ; CHECKELF: b t2(PLT)
-; CHECKT2D: t3:
+; CHECKT2D-LABEL: t3:
 ; CHECKT2D: b.w _t2
 
         tail call void @t2( )            ; <i32> [#uses=0]
@@ -44,9 +44,9 @@ define void @t3() {
 ; Sibcall optimization of expanded libcalls. rdar://8707777
 define double @t4(double %a) nounwind readonly ssp {
 entry:
-; CHECKV6: t4:
+; CHECKV6-LABEL: t4:
 ; CHECKV6: b _sin
-; CHECKELF: t4:
+; CHECKELF-LABEL: t4:
 ; CHECKELF: b sin(PLT)
   %0 = tail call double @sin(double %a) nounwind readonly ; <double> [#uses=1]
   ret double %0
@@ -54,9 +54,9 @@ entry:
 
 define float @t5(float %a) nounwind readonly ssp {
 entry:
-; CHECKV6: t5:
+; CHECKV6-LABEL: t5:
 ; CHECKV6: b _sinf
-; CHECKELF: t5:
+; CHECKELF-LABEL: t5:
 ; CHECKELF: b sinf(PLT)
   %0 = tail call float @sinf(float %a) nounwind readonly ; <float> [#uses=1]
   ret float %0
@@ -68,9 +68,9 @@ declare double @sin(double) nounwind readonly
 
 define i32 @t6(i32 %a, i32 %b) nounwind readnone {
 entry:
-; CHECKV6: t6:
+; CHECKV6-LABEL: t6:
 ; CHECKV6: b ___divsi3
-; CHECKELF: t6:
+; CHECKELF-LABEL: t6:
 ; CHECKELF: b __aeabi_idiv(PLT)
   %0 = sdiv i32 %a, %b
   ret i32 %0
@@ -82,7 +82,7 @@ declare void @foo() nounwind
 
 define void @t7() nounwind {
 entry:
-; CHECKT2D: t7:
+; CHECKT2D-LABEL: t7:
 ; CHECKT2D: blxeq _foo
 ; CHECKT2D-NEXT: pop.w
 ; CHECKT2D-NEXT: b.w _foo
@@ -101,7 +101,7 @@ bb:
 ; rdar://11140249
 define i32 @t8(i32 %x) nounwind ssp {
 entry:
-; CHECKT2D: t8:
+; CHECKT2D-LABEL: t8:
 ; CHECKT2D-NOT: push
   %and = and i32 %x, 1
   %tobool = icmp eq i32 %and, 0
@@ -147,7 +147,7 @@ declare i32 @c(i32)
 @x = external global i32, align 4
 
 define i32 @t9() nounwind {
-; CHECKT2D: t9:
+; CHECKT2D-LABEL: t9:
 ; CHECKT2D: blx __ZN9MutexLockC1Ev
 ; CHECKT2D: blx __ZN9MutexLockD1Ev
 ; CHECKT2D: b.w ___divsi3
@@ -167,7 +167,7 @@ declare %class.MutexLock* @_ZN9MutexLockD1Ev(%class.MutexLock*) unnamed_addr nou
 ; Correctly preserve the input chain for the tailcall node in the bitcast case,
 ; otherwise the call to floorf is lost.
 define float @libcall_tc_test2(float* nocapture %a, float %b) {
-; CHECKT2D: libcall_tc_test2:
+; CHECKT2D-LABEL: libcall_tc_test2:
 ; CHECKT2D: blx _floorf
 ; CHECKT2D: b.w _truncf
   %1 = load float* %a, align 4
index 5ec7f74a605f869660bc5338e060bff787a0693f..48fa3a62ffb06a19964da6f1fc8008c931f42b68 100644 (file)
@@ -7,7 +7,7 @@
 @numi = external global i32            ; <i32*> [#uses=1]
 @counter = external global [2 x i32]           ; <[2 x i32]*> [#uses=1]
 
-; CHECK: main_bb_2E_i_bb205_2E_i_2E_i_bb115_2E_i_2E_i:
+; CHECK-LABEL: main_bb_2E_i_bb205_2E_i_2E_i_bb115_2E_i_2E_i:
 ; CHECK-NOT: bx lr
 
 define void @main_bb_2E_i_bb205_2E_i_2E_i_bb115_2E_i_2E_i() {
@@ -56,7 +56,7 @@ define void @PR15520(void ()* %fn) {
   call void %fn()
   ret void
 
-; CHECK: PR15520:
+; CHECK-LABEL: PR15520:
 ; CHECK: mov lr, pc
 ; CHECK: mov pc, r0
 }
index bf51cd627b3c89f84ca583160290e917dfe78d45..f67987f8eb61fe1aa57c983ff96859abec34fae0 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc < %s -march=arm | FileCheck %s
 
 define i64 @f1(i64 %a, i64 %b) {
-; CHECK: f1:
+; CHECK-LABEL: f1:
 ; CHECK: subs r
 ; CHECK: sbc r
 entry:
@@ -10,7 +10,7 @@ entry:
 }
 
 define i64 @f2(i64 %a, i64 %b) {
-; CHECK: f2:
+; CHECK-LABEL: f2:
 ; CHECK: adc r
 ; CHECK: subs r
 ; CHECK: sbc r
@@ -22,7 +22,7 @@ entry:
 
 ; add with live carry
 define i64 @f3(i32 %al, i32 %bl) {
-; CHECK: f3:
+; CHECK-LABEL: f3:
 ; CHECK: adds r
 ; CHECK: adc r
 entry:
@@ -39,7 +39,7 @@ entry:
 ; rdar://10073745
 define i64 @f4(i64 %x) nounwind readnone {
 entry:
-; CHECK: f4:
+; CHECK-LABEL: f4:
 ; CHECK: rsbs r
 ; CHECK: rsc r
   %0 = sub nsw i64 0, %x
@@ -49,7 +49,7 @@ entry:
 ; rdar://12559385
 define i64 @f5(i32 %vi) {
 entry:
-; CHECK: f5:
+; CHECK-LABEL: f5:
 ; CHECK: movw [[REG:r[0-9]+]], #36102
 ; CHECK: sbc r{{[0-9]+}}, r{{[0-9]+}}, [[REG]]
     %v0 = zext i32 %vi to i64
index 487ec690ea5d8cf5a486578c9083d907ac119e3e..70d85c91c8cabc0781cf45bb75ae73b98bc77794 100644 (file)
@@ -7,7 +7,7 @@
 
 define arm_apcscc %struct.list_head* @t1(%struct.list_head* %list) nounwind {
 entry:
-; CHECK: t1:
+; CHECK-LABEL: t1:
   %0 = icmp eq %struct.list_head* %list, null
   br i1 %0, label %bb2, label %bb
 
@@ -33,7 +33,7 @@ bb2:
 ; rdar://8117827
 define i32 @t2(i32 %passes, i32* nocapture %src, i32 %size) nounwind readonly {
 entry:
-; CHECK: t2:
+; CHECK-LABEL: t2:
 ; CHECK: beq LBB1_[[RET:.]]
   %0 = icmp eq i32 %passes, 0                     ; <i1> [#uses=1]
   br i1 %0, label %bb5, label %bb.nph15
index 5ebca53b4692cfb06b76b06f609ff1afdc9ca63e..2c7efc7c5da5b3e20aca2e61c0ca27ff7c47062b 100644 (file)
@@ -3,7 +3,7 @@
 declare i32 @llvm.cttz.i32(i32, i1)
 
 define i32 @f1(i32 %a) {
-; CHECK: f1:
+; CHECK-LABEL: f1:
 ; CHECK: rbit
 ; CHECK: clz
   %tmp = call i32 @llvm.cttz.i32( i32 %a, i1 true )
index 18f57ea41cd83b74400b0c3c60bab192c125a161..8950abdef6a37c19bd22a2315dbbc62efcea9943 100644 (file)
@@ -1,6 +1,6 @@
 ; RUN: llc -mtriple armv7 %s -o - | FileCheck %s
 
-; CHECK: f:
+; CHECK-LABEL: f:
 define float @f(<4 x i16>* nocapture %in) {
   ; CHECK: vldr
   ; CHECK: vmovl.u16
index a66a9d1292f07098777999addb7d04bdb482ae5b..da70178225eb9ff15860c076fedb6b6e94b89701 100644 (file)
@@ -1,7 +1,7 @@
 ; RUN: llc < %s -mtriple=armv7-apple-darwin | FileCheck %s
 
 define double @f1() nounwind {
-; CHECK: f1:
+; CHECK-LABEL: f1:
 ; CHECK: .data_region
 ; CHECK: .long 1413754129
 ; CHECK: .long 1074340347
@@ -11,7 +11,7 @@ define double @f1() nounwind {
 
 
 define i32 @f2()  {
-; CHECK: f2:
+; CHECK-LABEL: f2:
 ; CHECK: .data_region jt32
 ; CHECK: .end_data_region
 
index 577f8aa7d39b32ebf89a4aedbbc2b948b102900b..06d617293a67ae53984db1823b965cb40f3b0f23 100644 (file)
@@ -5,11 +5,11 @@
 
 define void @foo(i32 %x, i32 %y, i32* nocapture %P) nounwind ssp {
 entry:
-; A8: foo:
+; A8-LABEL: foo:
 ; A8: bl ___divmodsi4
 ; A8-NOT: bl ___divmodsi4
 
-; SWIFT: foo:
+; SWIFT-LABEL: foo:
 ; SWIFT: sdiv
 ; SWIFT: mls
 ; SWIFT-NOT: bl __divmodsi4
@@ -23,11 +23,11 @@ entry:
 
 define void @bar(i32 %x, i32 %y, i32* nocapture %P) nounwind ssp {
 entry:
-; A8: bar:
+; A8-LABEL: bar:
 ; A8: bl ___udivmodsi4
 ; A8-NOT: bl ___udivmodsi4
 
-; SWIFT: bar:
+; SWIFT-LABEL: bar:
 ; SWIFT: udiv
 ; SWIFT: mls
 ; SWIFT-NOT: bl __udivmodsi4
@@ -45,8 +45,8 @@ entry:
 
 define void @do_indent(i32 %cols) nounwind {
 entry:
-; A8: do_indent:
-; SWIFT: do_indent:
+; A8-LABEL: do_indent:
+; SWIFT-LABEL: do_indent:
   %0 = load i32* @flags, align 4
   %1 = and i32 %0, 67108864
   %2 = icmp eq i32 %1, 0
@@ -77,11 +77,11 @@ declare i8* @__memset_chk(i8*, i32, i32, i32) nounwind
 ; rdar://11714607
 define i32 @howmany(i32 %x, i32 %y) nounwind {
 entry:
-; A8: howmany:
+; A8-LABEL: howmany:
 ; A8: bl ___udivmodsi4
 ; A8-NOT: ___udivsi3
 
-; SWIFT: howmany:
+; SWIFT-LABEL: howmany:
 ; SWIFT: udiv
 ; SWIFT: mls
 ; SWIFT-NOT: bl __udivmodsi4
index 4c92a2975d3915e5ac7f97bceb8cae9f88632337..cb5291b20e6275f7c27ad7a7d532914d4fd34072 100644 (file)
@@ -15,7 +15,7 @@ declare void @__cxa_throw(i8*, i8*, i8*)
 declare void @__cxa_call_unexpected(i8*)
 
 define i32 @main() {
-; CHECK: main:
+; CHECK-LABEL: main:
 entry:
   %exception.i = tail call i8* @__cxa_allocate_exception(i32 4) nounwind
   %0 = bitcast i8* %exception.i to i32*
index b05d4beee80898494f7f91707642c8bcd7e67120..66446528c31aa2bb9516c2da66d6d3185695263d 100644 (file)
@@ -112,7 +112,7 @@ declare void @__cxa_end_catch()
 
 declare void @_ZSt9terminatev()
 
-; CHECK-FP: _Z4testiiiiiddddd:
+; CHECK-FP-LABEL: _Z4testiiiiiddddd:
 ; CHECK-FP:   .fnstart
 ; CHECK-FP:   .save  {r4, r5, r6, r7, r8, r9, r10, r11, lr}
 ; CHECK-FP:   push   {r4, r5, r6, r7, r8, r9, r10, r11, lr}
@@ -124,7 +124,7 @@ declare void @_ZSt9terminatev()
 ; CHECK-FP:   .handlerdata
 ; CHECK-FP:   .fnend
 
-; CHECK-FP-ELIM: _Z4testiiiiiddddd:
+; CHECK-FP-ELIM-LABEL: _Z4testiiiiiddddd:
 ; CHECK-FP-ELIM:   .fnstart
 ; CHECK-FP-ELIM:   .save {r4, r5, r6, r7, r8, r9, r10, r11, lr}
 ; CHECK-FP-ELIM:   push  {r4, r5, r6, r7, r8, r9, r10, r11, lr}
@@ -134,7 +134,7 @@ declare void @_ZSt9terminatev()
 ; CHECK-FP-ELIM:   .handlerdata
 ; CHECK-FP-ELIM:   .fnend
 
-; CHECK-V7-FP: _Z4testiiiiiddddd:
+; CHECK-V7-FP-LABEL: _Z4testiiiiiddddd:
 ; CHECK-V7-FP:   .fnstart
 ; CHECK-V7-FP:   .save  {r4, r11, lr}
 ; CHECK-V7-FP:   push   {r4, r11, lr}
@@ -148,7 +148,7 @@ declare void @_ZSt9terminatev()
 ; CHECK-V7-FP:   .handlerdata
 ; CHECK-V7-FP:   .fnend
 
-; CHECK-V7-FP-ELIM: _Z4testiiiiiddddd:
+; CHECK-V7-FP-ELIM-LABEL: _Z4testiiiiiddddd:
 ; CHECK-V7-FP-ELIM:   .fnstart
 ; CHECK-V7-FP-ELIM:   .save  {r4, lr}
 ; CHECK-V7-FP-ELIM:   push   {r4, lr}
@@ -173,7 +173,7 @@ entry:
   ret void
 }
 
-; CHECK-FP: test2:
+; CHECK-FP-LABEL: test2:
 ; CHECK-FP:   .fnstart
 ; CHECK-FP:   .save  {r11, lr}
 ; CHECK-FP:   push   {r11, lr}
@@ -183,7 +183,7 @@ entry:
 ; CHECK-FP:   mov    pc, lr
 ; CHECK-FP:   .fnend
 
-; CHECK-FP-ELIM: test2:
+; CHECK-FP-ELIM-LABEL: test2:
 ; CHECK-FP-ELIM:   .fnstart
 ; CHECK-FP-ELIM:   .save {r11, lr}
 ; CHECK-FP-ELIM:   push  {r11, lr}
@@ -191,7 +191,7 @@ entry:
 ; CHECK-FP-ELIM:   mov   pc, lr
 ; CHECK-FP-ELIM:   .fnend
 
-; CHECK-V7-FP: test2:
+; CHECK-V7-FP-LABEL: test2:
 ; CHECK-V7-FP:   .fnstart
 ; CHECK-V7-FP:   .save  {r11, lr}
 ; CHECK-V7-FP:   push   {r11, lr}
@@ -200,7 +200,7 @@ entry:
 ; CHECK-V7-FP:   pop    {r11, pc}
 ; CHECK-V7-FP:   .fnend
 
-; CHECK-V7-FP-ELIM: test2:
+; CHECK-V7-FP-ELIM-LABEL: test2:
 ; CHECK-V7-FP-ELIM:   .fnstart
 ; CHECK-V7-FP-ELIM:   .save {r11, lr}
 ; CHECK-V7-FP-ELIM:   push  {r11, lr}
@@ -229,7