NOTICE OF RELOCATION
[processor-firmware/system-firmware-image-gen.git] / include / soc / j721e / devices.h
1 /*
2  * K3 System Firmware Board Configuration Data Definitions
3  *
4  * Copyright (C) 2019 Texas Instruments Incorporated - http://www.ti.com/
5  *
6  * Redistribution and use in source and binary forms, with or without
7  * modification, are permitted provided that the following conditions
8  * are met:
9  *
10  *    Redistributions of source code must retain the above copyright
11  *    notice, this list of conditions and the following disclaimer.
12  *
13  *    Redistributions in binary form must reproduce the above copyright
14  *    notice, this list of conditions and the following disclaimer in the
15  *    documentation and/or other materials provided with the
16  *    distribution.
17  *
18  *    Neither the name of Texas Instruments Incorporated nor the names of
19  *    its contributors may be used to endorse or promote products derived
20  *    from this software without specific prior written permission.
21  *
22  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
23  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
24  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
25  * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
26  * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
27  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
28  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
29  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
30  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
31  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
32  * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
33  */
35 #ifndef SOC_J721E_DEVICES_H
36 #define SOC_J721E_DEVICES_H
38 #define J721E_DEV_MCU_ADC0 0
39 #define J721E_DEV_MCU_ADC1 1
40 #define J721E_DEV_ATL0 2
41 #define J721E_DEV_COMPUTE_CLUSTER_J7ES_TB_VDC_MAIN_0 3
42 #define J721E_DEV_A72SS0 4
43 #define J721E_DEV_COMPUTE_CLUSTER0_CFG_WRAP 5
44 #define J721E_DEV_COMPUTE_CLUSTER0_CLEC 6
45 #define J721E_DEV_COMPUTE_CLUSTER0_CORE_CORE 7
46 #define J721E_DEV_COMPUTE_CLUSTER0_DDR32SS_EMIF0_EW 8
47 #define J721E_DEV_COMPUTE_CLUSTER0_DEBUG_WRAP 9
48 #define J721E_DEV_COMPUTE_CLUSTER0_DIVH2_DIVH0 10
49 #define J721E_DEV_COMPUTE_CLUSTER0_DIVP_TFT0 11
50 #define J721E_DEV_COMPUTE_CLUSTER0_DMSC_WRAP 12
51 #define J721E_DEV_COMPUTE_CLUSTER0_EN_MSMC_DOMAIN 13
52 #define J721E_DEV_COMPUTE_CLUSTER0_GIC500SS 14
53 #define J721E_DEV_C71SS0 15
54 #define J721E_DEV_C71SS0_MMA 16
55 #define J721E_DEV_COMPUTE_CLUSTER0_PBIST_WRAP 17
56 #define J721E_DEV_MCU_CPSW0 18
57 #define J721E_DEV_CPSW0 19
58 #define J721E_DEV_CPT2_AGGR0 20
59 #define J721E_DEV_CPT2_AGGR1 21
60 #define J721E_DEV_DMSC_WKUP_0 22
61 #define J721E_DEV_CPT2_AGGR2 23
62 #define J721E_DEV_MCU_CPT2_AGGR0 24
63 #define J721E_DEV_CSI_PSILSS0 25
64 #define J721E_DEV_CSI_RX_IF0 26
65 #define J721E_DEV_CSI_RX_IF1 27
66 #define J721E_DEV_CSI_TX_IF0 28
67 #define J721E_DEV_STM0 29
68 #define J721E_DEV_DCC0 30
69 #define J721E_DEV_DCC1 31
70 #define J721E_DEV_DCC2 32
71 #define J721E_DEV_DCC3 33
72 #define J721E_DEV_DCC4 34
73 #define J721E_DEV_MCU_TIMER0 35
74 #define J721E_DEV_DCC5 36
75 #define J721E_DEV_DCC6 37
76 #define J721E_DEV_DCC7 38
77 #define J721E_DEV_DCC8 39
78 #define J721E_DEV_DCC9 40
79 #define J721E_DEV_DCC10 41
80 #define J721E_DEV_DCC11 42
81 #define J721E_DEV_DCC12 43
82 #define J721E_DEV_MCU_DCC0 44
83 #define J721E_DEV_MCU_DCC1 45
84 #define J721E_DEV_MCU_DCC2 46
85 #define J721E_DEV_DDR0 47
86 #define J721E_DEV_DMPAC_TOP_MAIN_0 48
87 #define J721E_DEV_TIMER0 49
88 #define J721E_DEV_TIMER1 50
89 #define J721E_DEV_TIMER2 51
90 #define J721E_DEV_TIMER3 52
91 #define J721E_DEV_TIMER4 53
92 #define J721E_DEV_TIMER5 54
93 #define J721E_DEV_TIMER6 55
94 #define J721E_DEV_TIMER7 57
95 #define J721E_DEV_TIMER8 58
96 #define J721E_DEV_TIMER9 59
97 #define J721E_DEV_TIMER10 60
98 #define J721E_DEV_GTC0 61
99 #define J721E_DEV_TIMER11 62
100 #define J721E_DEV_TIMER12 63
101 #define J721E_DEV_TIMER13 64
102 #define J721E_DEV_TIMER14 65
103 #define J721E_DEV_TIMER15 66
104 #define J721E_DEV_TIMER16 67
105 #define J721E_DEV_TIMER17 68
106 #define J721E_DEV_TIMER18 69
107 #define J721E_DEV_TIMER19 70
108 #define J721E_DEV_MCU_TIMER1 71
109 #define J721E_DEV_MCU_TIMER2 72
110 #define J721E_DEV_MCU_TIMER3 73
111 #define J721E_DEV_MCU_TIMER4 74
112 #define J721E_DEV_MCU_TIMER5 75
113 #define J721E_DEV_MCU_TIMER6 76
114 #define J721E_DEV_MCU_TIMER7 77
115 #define J721E_DEV_MCU_TIMER8 78
116 #define J721E_DEV_MCU_TIMER9 79
117 #define J721E_DEV_ECAP0 80
118 #define J721E_DEV_ECAP1 81
119 #define J721E_DEV_ECAP2 82
120 #define J721E_DEV_EHRPWM0 83
121 #define J721E_DEV_EHRPWM1 84
122 #define J721E_DEV_EHRPWM2 85
123 #define J721E_DEV_EHRPWM3 86
124 #define J721E_DEV_EHRPWM4 87
125 #define J721E_DEV_EHRPWM5 88
126 #define J721E_DEV_ELM0 89
127 #define J721E_DEV_EMIF_DATA_0_VD 90
128 #define J721E_DEV_MMCSD0 91
129 #define J721E_DEV_MMCSD1 92
130 #define J721E_DEV_MMCSD2 93
131 #define J721E_DEV_EQEP0 94
132 #define J721E_DEV_EQEP1 95
133 #define J721E_DEV_EQEP2 96
134 #define J721E_DEV_ESM0 97
135 #define J721E_DEV_MCU_ESM0 98
136 #define J721E_DEV_WKUP_ESM0 99
137 #define J721E_DEV_FSS_MCU_0 100
138 #define J721E_DEV_MCU_FSS0_FSAS_0 101
139 #define J721E_DEV_MCU_FSS0_HYPERBUS1P0_0 102
140 #define J721E_DEV_MCU_FSS0_OSPI_0 103
141 #define J721E_DEV_MCU_FSS0_OSPI_1 104
142 #define J721E_DEV_GPIO0 105
143 #define J721E_DEV_GPIO1 106
144 #define J721E_DEV_GPIO2 107
145 #define J721E_DEV_GPIO3 108
146 #define J721E_DEV_GPIO4 109
147 #define J721E_DEV_GPIO5 110
148 #define J721E_DEV_GPIO6 111
149 #define J721E_DEV_GPIO7 112
150 #define J721E_DEV_WKUP_GPIO0 113
151 #define J721E_DEV_WKUP_GPIO1 114
152 #define J721E_DEV_GPMC0 115
153 #define J721E_DEV_I3C0 116
154 #define J721E_DEV_MCU_I3C0 117
155 #define J721E_DEV_MCU_I3C1 118
156 #define J721E_DEV_PRU_ICSSG0 119
157 #define J721E_DEV_PRU_ICSSG1 120
158 #define J721E_DEV_C66SS0_INTROUTER0 121
159 #define J721E_DEV_C66SS1_INTROUTER0 122
160 #define J721E_DEV_CMPEVENT_INTRTR0 123
161 #define J721E_DEV_J7_LASCAR_GPU_WRAP_MAIN_0 124
162 #define J721E_DEV_GPU0_GPU_0 125
163 #define J721E_DEV_GPU0_GPUCORE_0 126
164 #define J721E_DEV_LED0 127
165 #define J721E_DEV_MAIN2MCU_LVL_INTRTR0 128
166 #define J721E_DEV_MAIN2MCU_PLS_INTRTR0 130
167 #define J721E_DEV_GPIOMUX_INTRTR0 131
168 #define J721E_DEV_WKUP_PORZ_SYNC0 132
169 #define J721E_DEV_PSC0 133
170 #define J721E_DEV_R5FSS0_INTROUTER0 134
171 #define J721E_DEV_R5FSS1_INTROUTER0 135
172 #define J721E_DEV_TIMESYNC_INTRTR0 136
173 #define J721E_DEV_WKUP_GPIOMUX_INTRTR0 137
174 #define J721E_DEV_WKUP_PSC0 138
175 #define J721E_DEV_AASRC0 139
176 #define J721E_DEV_K3_C66_COREPAC_MAIN_0 140
177 #define J721E_DEV_K3_C66_COREPAC_MAIN_1 141
178 #define J721E_DEV_C66SS0_CORE0 142
179 #define J721E_DEV_C66SS1_CORE0 143
180 #define J721E_DEV_DECODER0 144
181 #define J721E_DEV_WKUP_DDPA0 145
182 #define J721E_DEV_UART0 146
183 #define J721E_DEV_DPHY_RX0 147
184 #define J721E_DEV_DPHY_RX1 148
185 #define J721E_DEV_MCU_UART0 149
186 #define J721E_DEV_DSS_DSI0 150
187 #define J721E_DEV_DSS_EDP0 151
188 #define J721E_DEV_DSS0 152
189 #define J721E_DEV_ENCODER0 153
190 #define J721E_DEV_WKUP_VTM0 154
191 #define J721E_DEV_MAIN2WKUPMCU_VD 155
192 #define J721E_DEV_MCAN0 156
193 #define J721E_DEV_BOARD0 157
194 #define J721E_DEV_MCAN1 158
195 #define J721E_DEV_MCAN2 160
196 #define J721E_DEV_MCAN3 161
197 #define J721E_DEV_MCAN4 162
198 #define J721E_DEV_MCAN5 163
199 #define J721E_DEV_MCAN6 164
200 #define J721E_DEV_MCAN7 165
201 #define J721E_DEV_MCAN8 166
202 #define J721E_DEV_MCAN9 167
203 #define J721E_DEV_MCAN10 168
204 #define J721E_DEV_MCAN11 169
205 #define J721E_DEV_MCAN12 170
206 #define J721E_DEV_MCAN13 171
207 #define J721E_DEV_MCU_MCAN0 172
208 #define J721E_DEV_MCU_MCAN1 173
209 #define J721E_DEV_MCASP0 174
210 #define J721E_DEV_MCASP1 175
211 #define J721E_DEV_MCASP2 176
212 #define J721E_DEV_MCASP3 177
213 #define J721E_DEV_MCASP4 178
214 #define J721E_DEV_MCASP5 179
215 #define J721E_DEV_MCASP6 180
216 #define J721E_DEV_MCASP7 181
217 #define J721E_DEV_MCASP8 182
218 #define J721E_DEV_MCASP9 183
219 #define J721E_DEV_MCASP10 184
220 #define J721E_DEV_MCASP11 185
221 #define J721E_DEV_MLB0 186
222 #define J721E_DEV_I2C0 187
223 #define J721E_DEV_I2C1 188
224 #define J721E_DEV_I2C2 189
225 #define J721E_DEV_I2C3 190
226 #define J721E_DEV_I2C4 191
227 #define J721E_DEV_I2C5 192
228 #define J721E_DEV_I2C6 193
229 #define J721E_DEV_MCU_I2C0 194
230 #define J721E_DEV_MCU_I2C1 195
231 #define J721E_DEV_WKUP_I2C0 197
232 #define J721E_DEV_NAVSS512L_MAIN_0 199
233 #define J721E_DEV_NAVSS0_CPTS_0 201
234 #define J721E_DEV_A72SS0_CORE0 202
235 #define J721E_DEV_A72SS0_CORE1 203
236 #define J721E_DEV_NAVSS0_DTI_0 206
237 #define J721E_DEV_NAVSS0_MODSS_INTAGGR_0 207
238 #define J721E_DEV_NAVSS0_MODSS_INTAGGR_1 208
239 #define J721E_DEV_NAVSS0_UDMASS_INTAGGR_0 209
240 #define J721E_DEV_NAVSS0_PROXY_0 210
241 #define J721E_DEV_NAVSS0_RINGACC_0 211
242 #define J721E_DEV_NAVSS0_UDMAP_0 212
243 #define J721E_DEV_NAVSS0_INTR_ROUTER_0 213
244 #define J721E_DEV_NAVSS0_MAILBOX_0 214
245 #define J721E_DEV_NAVSS0_MAILBOX_1 215
246 #define J721E_DEV_NAVSS0_MAILBOX_2 216
247 #define J721E_DEV_NAVSS0_MAILBOX_3 217
248 #define J721E_DEV_NAVSS0_MAILBOX_4 218
249 #define J721E_DEV_NAVSS0_MAILBOX_5 219
250 #define J721E_DEV_NAVSS0_MAILBOX_6 220
251 #define J721E_DEV_NAVSS0_MAILBOX_7 221
252 #define J721E_DEV_NAVSS0_MAILBOX_8 222
253 #define J721E_DEV_NAVSS0_MAILBOX_9 223
254 #define J721E_DEV_NAVSS0_MAILBOX_10 224
255 #define J721E_DEV_NAVSS0_MAILBOX_11 225
256 #define J721E_DEV_NAVSS0_SPINLOCK_0 226
257 #define J721E_DEV_NAVSS0_MCRC_0 227
258 #define J721E_DEV_NAVSS0_TBU_0 228
259 #define J721E_DEV_NAVSS0_TCU_0 229
260 #define J721E_DEV_NAVSS0_TIMERMGR_0 230
261 #define J721E_DEV_NAVSS0_TIMERMGR_1 231
262 #define J721E_DEV_NAVSS_MCU_J7_MCU_0 232
263 #define J721E_DEV_MCU_NAVSS0_INTAGGR_0 233
264 #define J721E_DEV_MCU_NAVSS0_PROXY_0 234
265 #define J721E_DEV_MCU_NAVSS0_RINGACC_0 235
266 #define J721E_DEV_MCU_NAVSS0_UDMAP_0 236
267 #define J721E_DEV_MCU_NAVSS0_INTR_ROUTER_0 237
268 #define J721E_DEV_MCU_NAVSS0_MCRC_0 238
269 #define J721E_DEV_PCIE0 239
270 #define J721E_DEV_PCIE1 240
271 #define J721E_DEV_PCIE2 241
272 #define J721E_DEV_PCIE3 242
273 #define J721E_DEV_PULSAR_SL_MAIN_0 243
274 #define J721E_DEV_PULSAR_SL_MAIN_1 244
275 #define J721E_DEV_R5FSS0_CORE0 245
276 #define J721E_DEV_R5FSS0_CORE1 246
277 #define J721E_DEV_R5FSS1_CORE0 247
278 #define J721E_DEV_R5FSS1_CORE1 248
279 #define J721E_DEV_PULSAR_SL_MCU_0 249
280 #define J721E_DEV_MCU_R5FSS0_CORE0 250
281 #define J721E_DEV_MCU_R5FSS0_CORE1 251
282 #define J721E_DEV_RTI0 252
283 #define J721E_DEV_RTI1 253
284 #define J721E_DEV_RTI24 254
285 #define J721E_DEV_RTI25 255
286 #define J721E_DEV_RTI16 256
287 #define J721E_DEV_RTI15 257
288 #define J721E_DEV_RTI28 258
289 #define J721E_DEV_RTI29 259
290 #define J721E_DEV_RTI30 260
291 #define J721E_DEV_RTI31 261
292 #define J721E_DEV_MCU_RTI0 262
293 #define J721E_DEV_MCU_RTI1 263
294 #define J721E_DEV_SA2_UL0 264
295 #define J721E_DEV_MCU_SA2_UL0 265
296 #define J721E_DEV_MCSPI0 266
297 #define J721E_DEV_MCSPI1 267
298 #define J721E_DEV_MCSPI2 268
299 #define J721E_DEV_MCSPI3 269
300 #define J721E_DEV_MCSPI4 270
301 #define J721E_DEV_MCSPI5 271
302 #define J721E_DEV_MCSPI6 272
303 #define J721E_DEV_MCSPI7 273
304 #define J721E_DEV_MCU_MCSPI0 274
305 #define J721E_DEV_MCU_MCSPI1 275
306 #define J721E_DEV_MCU_MCSPI2 276
307 #define J721E_DEV_UFS0 277
308 #define J721E_DEV_UART1 278
309 #define J721E_DEV_UART2 279
310 #define J721E_DEV_UART3 280
311 #define J721E_DEV_UART4 281
312 #define J721E_DEV_UART5 282
313 #define J721E_DEV_UART6 283
314 #define J721E_DEV_UART7 284
315 #define J721E_DEV_UART8 285
316 #define J721E_DEV_UART9 286
317 #define J721E_DEV_WKUP_UART0 287
318 #define J721E_DEV_USB0 288
319 #define J721E_DEV_USB1 289
320 #define J721E_DEV_VPAC_TOP_MAIN_0 290
321 #define J721E_DEV_VPFE0 291
322 #define J721E_DEV_SERDES_16G0 292
323 #define J721E_DEV_SERDES_16G1 293
324 #define J721E_DEV_SERDES_16G2 294
325 #define J721E_DEV_SERDES_16G3 295
326 #define J721E_DEV_DPHY_TX0 296
327 #define J721E_DEV_SERDES_10G0 297
328 #define J721E_DEV_WKUPMCU2MAIN_VD 298
329 #define J721E_DEV_NAVSS0_MODSS 299
330 #define J721E_DEV_NAVSS0_UDMASS 300
331 #define J721E_DEV_NAVSS0_VIRTSS 301
332 #define J721E_DEV_MCU_NAVSS0_MODSS 302
333 #define J721E_DEV_MCU_NAVSS0_UDMASS 303
334 #define J721E_DEV_DEBUGSS_WRAP0 304
335 #define J721E_DEV_DMPAC0_SDE_0 305
337 #endif /* SOC_J721E_DEVICES_H */