test/lnkr/ce64Ple/test_rel_ce64Ple_ccs.cmd

   1 \r
   2 -c  /* ROM autoinitialization module */\r
   3 -a  /* LINK USING C CONVENTIONS      */\r
   4 \r
   5 -l ../../../../../../../../../aer_c64Px_obj_17_0_0_0/packages/ti/mas/aer/lib/aer_a.ae64P\r
   6 -l ../../../../../../../../../aer_c64Px_obj_17_0_0_0/packages/ti/mas/aer/lib/aer_c.ae64P\r
   7 -l ../../../../../vpe/lib/vpe_c.ae64P\r
   8 -l ../../../../../vpe/lib/vpe_a.ae64P\r
   9 -l ../../../../../vau/lib/vau_c.ae64P\r
  10 -l ../../../../../sdk/lib/sdk_c.ae64P\r
  11 -l ../../../../../util/lib/util_c.ae64P\r
  12 -l ../../../../../util/lib/util_a.ae64P\r
  13 \r
  14 -stack 0x1000\r
  15 -heap  0x1000\r
  16 \r
  17 MEMORY\r
  18 {\r
  19   IVECS   : origin = 0x800000, length = 0x000220\r
  20   L2_SRAM : origin = 0x801000, length = 0x3F000 /* 256K - 4k */\r
  21   DDR: origin = 0xC0000000, length = 0x10000000 /* 256M external */\r
  22 }\r
  23 \r
  24 SECTIONS\r
  25 {\r
  26   .text   > L2_SRAM\r
  27   .cinit  > L2_SRAM\r
  28   .switch > L2_SRAM\r
  29  \r
  30   .bss    > L2_SRAM\r
  31   .const  > L2_SRAM\r
  32   .sysmem > L2_SRAM\r
  33   .stack  > L2_SRAM\r
  34   .data   > L2_SRAM\r
  35   .cio    > L2_SRAM\r
  36   .far    > L2_SRAM\r
  37 \r
  38   .fardata   > L2_SRAM\r
  39   .neardata  > L2_SRAM\r
  40   .rodata    > L2_SRAM\r
  41 \r
  42   /* Heap used by simulation */\r
  43   .simHeap > L2_SRAM\r
  44 \r
  45   /* file IO buffers */\r
  46   .fileInBufs > DDR\r
  47   .fileOutBufs > DDR\r
  48 \r
  49   .volatileMemBufs > L2_SRAM\r
  50   .nonVolatileMemBufs > L2_SRAM\r
  51 \r
  52   /* debug buffer */\r
  53   VPEExtDbg > DDR\r
  54 }\r
  55  \r