packages/ti/board/diag/common/tpr12/linker_mcu1_0.lds

   1 /*----------------------------------------------------------------------------*/
   2 /* r5f_linker.cmd                                                             */
   3 /*                                                                            */
   4 /* (c) Texas Instruments 2020, All rights reserved.                           */
   5 /*                                                                            */
   6
   7 /* USER CODE BEGIN (0) */
   8 /* USER CODE END */
   9 --retain="*(.intvecs)"
  10 --retain="*(.intc_text)"
  11 --retain="*(.rstvectors)"
  12 --retain="*(.irqStack)"
  13 --retain="*(.fiqStack)"
  14 --retain="*(.abortStack)"
  15 --retain="*(.undStack)"
  16 --retain="*(.svcStack)"
  17 -stack  0x2000                              /* SOFTWARE STACK SIZE           */
  18 -heap   0x2000                              /* HEAP AREA SIZE                */
  19
  20
  21 /* Stack Sizes for various modes */
  22 __IRQ_STACK_SIZE = 0x1000;
  23 __FIQ_STACK_SIZE = 0x1000;
  24 __ABORT_STACK_SIZE = 0x1000;
  25 __UND_STACK_SIZE = 0x1000;
  26 __SVC_STACK_SIZE = 0x1000;
  27
  28 /*----------------------------------------------------------------------------*/
  29 /* Linker Settings                                                            */
  30 --retain="*(.intvecs)"
  31
  32 /*----------------------------------------------------------------------------*/
  33 /* Memory Map                                                                 */
  34 MEMORY{
  35 PAGE 0:
  36     /*  Reset Vectors base address(RESET_VECTORS) should be 64 bytes aligned  */
  37     RESET_VECTORS (X) : origin=0x00000000 length=0x100
  38     /* RESET_VECTORS (X) : origin=0x00020000 length=0x100 */
  39     TCMA_RAM (RX) : origin=0x00000100 length=0x00007F00
  40     TCMB_RAM (RW) : origin=0x00080000 length=0x00008000
  41     SBL_RESERVED_L2_RAM (RW)   : origin=0x10200000 length=0x00060000
  42     L2_RAM (RW)   : origin=0x10260000 length=0x00090000
  43     L3_RAM (RW)   : origin=0x88000000 length=0x00300000
  44     L3_RAM_Ping (RW)   : origin=0x88300000 length=0x0040000
  45     L3_RAM_Pong (RW)   : origin=0x88340000 length=0x0040000
  46     HWA_RAM (RW)  : origin=0x82000000 length=0x00020000
  47
  48 PAGE 1:
  49     L3_RAM (RW)   : origin=0x88000000 length=0x00390000
  50 }
  51
  52 /*----------------------------------------------------------------------------*/
  53 /* Section Configuration                                                      */
  54 SECTIONS{
  55     .rstvectors    : {} palign(8)      > RESET_VECTORS
  56     .bootCode      : {} palign(8)      > TCMA_RAM
  57     .startupCode   : {} palign(8)      > TCMA_RAM
  58     .startupData   : {} palign(8)      > TCMB_RAM, type = NOINIT
  59
  60     /* The linker notation "X >> Y | Z" indicates section X is first allocated in Y
  61        and allowed to overflow into Z and can be split from Y to Z.
  62        The linker notation "X > Y | Z" indicates section X is first allocated in Y
  63        and allowed to overflow into Z and cannot be split from Y to Z. Some sections
  64        like bss are not allowed to be split so > notation is used for them
  65     */
  66     .l2ram   : {} > L2_RAM
  67     .l3ram   : {} > L3_RAM
  68         .hwaram  : {} > HWA_RAM
  69     .text    : {} >> TCMA_RAM | L2_RAM
  70
  71     .const   : {} > L2_RAM
  72     .switch  : {} > L2_RAM
  73     .cio:    : {} > SBL_RESERVED_L2_RAM | L2_RAM
  74     .data:   : {} > L2_RAM
  75
  76     .cinit   : {} > L2_RAM
  77     .pinit   : {} > L2_RAM
  78     .bss     : {} > SBL_RESERVED_L2_RAM | L2_RAM
  79     .stack   : {} > TCMB_RAM | SBL_RESERVED_L2_RAM | L2_RAM
  80     .sysmem  : {} > SBL_RESERVED_L2_RAM | L2_RAM
  81     uartbuffer : {} palign(8) > L3_RAM
  82     .irqStack  : {. = . + __IRQ_STACK_SIZE;} align(4)    > L2_RAM  (HIGH)
  83     RUN_START(__IRQ_STACK_START)
  84     RUN_END(__IRQ_STACK_END)
  85     .fiqStack  : {. = . + __FIQ_STACK_SIZE;} align(4)    > L2_RAM  (HIGH)
  86     RUN_START(__FIQ_STACK_START)
  87     RUN_END(__FIQ_STACK_END)
  88     .abortStack  : {. = . + __ABORT_STACK_SIZE;} align(4)> L2_RAM  (HIGH)
  89     RUN_START(__ABORT_STACK_START)
  90     RUN_END(__ABORT_STACK_END)
  91     .undStack  : {. = . + __UND_STACK_SIZE;} align(4)    > L2_RAM  (HIGH)
  92     RUN_START(__UND_STACK_START)
  93     RUN_END(__UND_STACK_END)
  94     .svcStack  : {. = . + __SVC_STACK_SIZE;} align(4)    > L2_RAM  (HIGH)
  95     RUN_START(__SVC_STACK_START)
  96     RUN_END(__SVC_STACK_END)
  97 }
  98 /*----------------------------------------------------------------------------*/
  99