packages/ti/board/src/am65xx_idk/AM65xx_pinmux_data.c

   1 /**
   2 *  Redistribution and use in source and binary forms, with or without
   3 *  modification, are permitted provided that the following conditions
   4 *  are met:
   5 *
   6 *    Redistributions of source code must retain the above copyright
   7 *    notice, this list of conditions and the following disclaimer.
   8 *
   9 *    Redistributions in binary form must reproduce the above copyright
  10 *    notice, this list of conditions and the following disclaimer in the
  11 *    documentation and/or other materials provided with the
  12 *    distribution.
  13 *
  14 *    Neither the name of Texas Instruments Incorporated nor the names of
  15 *    its contributors may be used to endorse or promote products derived
  16 *    from this software without specific prior written permission.
  17 *
  18 *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  19 *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  20 *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  21 *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  22 *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  23 *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  24 *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  25 *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  26 *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  27 *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  28 *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  29 *
  30 */
  31
  32 /**
  33  * \file   AM65xx_pinmux_data.c
  34  *
  35  * \brief  This file contains the pin mux configurations for the boards.
  36  *         These are prepared based on how the peripherals are extended on
  37  *         the boards.
  38  *
  39  */
  40
  41 /* ========================================================================== */
  42 /*                             Include Files                                  */
  43 /* ========================================================================== */
  44
  45 #include "AM65xx_pinmux.h"
  46
  47 /** Peripheral Pin Configurations */
  48
  49
  50 static pinmuxPerCfg_t gCal0PinCfg[] =
  51 {
  52     {PINMUX_END}
  53 };
  54
  55 static pinmuxModuleCfg_t gCalPinCfg[] =
  56 {
  57     {0, TRUE, gCal0PinCfg},
  58     {PINMUX_END}
  59 };
  60
  61
  62 static pinmuxPerCfg_t gDdr0PinCfg[] =
  63 {
  64     {PINMUX_END}
  65 };
  66
  67 static pinmuxModuleCfg_t gDdrPinCfg[] =
  68 {
  69     {0, TRUE, gDdr0PinCfg},
  70     {PINMUX_END}
  71 };
  72
  73
  74 static pinmuxPerCfg_t gDebugss0PinCfg[] =
  75 {
  76     /* DEBUGSS -> TMS -> A21 */
  77     {
  78         PIN_TMS, PIN_MODE(0) | \
  79         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
  80     },
  81     /* DEBUGSS -> TDI -> C20 */
  82     {
  83         PIN_TDI, PIN_MODE(0) | \
  84         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
  85     },
  86     /* DEBUGSS -> TDO -> A20 */
  87     {
  88         PIN_TDO, PIN_MODE(0) | \
  89         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
  90     },
  91     {PINMUX_END}
  92 };
  93
  94 static pinmuxModuleCfg_t gDebugssPinCfg[] =
  95 {
  96     {0, TRUE, gDebugss0PinCfg},
  97     {PINMUX_END}
  98 };
  99
 100
 101 static pinmuxPerCfg_t gEcap0PinCfg[] =
 102 {
 103     /* ECAP0 -> ECAP0_IN_APWM_OUT -> D21 */
 104     {
 105         PIN_ECAP0_IN_APWM_OUT, PIN_MODE(0) | \
 106         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 107     },
 108     {PINMUX_END}
 109 };
 110
 111 static pinmuxModuleCfg_t gEcapPinCfg[] =
 112 {
 113     {0, TRUE, gEcap0PinCfg},
 114     {PINMUX_END}
 115 };
 116
 117
 118 static pinmuxPerCfg_t gGpio0PinCfg[] =
 119 {
 120     /* GPIO0 -> GPIO0_61 -> AF27 */
 121     {
 122         PIN_PRG1_PRU0_GPO5, PIN_MODE(7) | \
 123         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 124     },
 125     /* GPIO0 -> GPIO0_64 -> AF28 */
 126     {
 127         PIN_PRG1_PRU0_GPO8, PIN_MODE(7) | \
 128         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 129     },
 130     /* GPIO0 -> GPIO0_65 -> AF26 */
 131     {
 132         PIN_PRG1_PRU0_GPO8, PIN_MODE(7) | \
 133         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 134     },
 135     /* GPIO0 -> GPIO0_73 -> AH26 */
 136     {
 137         PIN_PRG1_PRU0_GPO17, PIN_MODE(7) | \
 138         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 139     },
 140     /* GPIO0 -> GPIO0_81 -> AC22 */
 141     {
 142         PIN_PRG1_PRU1_GPO5, PIN_MODE(7) | \
 143         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 144     },
 145     /* GPIO0 -> GPIO0_75 -> AG26 */
 146     {
 147         PIN_PRG1_PRU0_GPO19, PIN_MODE(7) | \
 148         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 149     },
 150     /* GPIO0 -> GPIO0_84 -> AE24 */
 151     {
 152         PIN_PRG1_PRU1_GPO8, PIN_MODE(7) | \
 153         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 154     },
 155         /* GPIO0 -> GPIO0_95 -> AC21 */
 156     {
 157         PIN_PRG1_PRU1_GPO19, PIN_MODE(7) | \
 158         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 159     },
 160     /* GPIO0 -> GPIO0_93 -> AE23 */
 161     {
 162         PIN_PRG1_PRU1_GPO17, PIN_MODE(7) | \
 163         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 164     },
 165     /* GPIO0 -> GPIO0_65 -> AF26 */
 166     {
 167         PIN_PRG1_PRU0_GPO9, PIN_MODE(7) | \
 168         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 169     },
 170     {PINMUX_END}
 171 };
 172 static pinmuxPerCfg_t gGpio1PinCfg[] =
 173 {
 174 #if !(defined(AM65XX_BETA_BOARD))
 175     /* GPIO1 -> GPIO1_14 -> B23 */
 176     {
 177         PIN_MMC0_SDWP, PIN_MODE(7) | \
 178         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 179     },
 180 #endif
 181     /* GPIO1 -> GPIO1_34 -> V28 */
 182     {
 183         PIN_PRG0_PRU0_GPO5, PIN_MODE(7) | \
 184         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 185     },
 186     /* GPIO1 -> GPIO1_37 -> V27 */
 187     {
 188         PIN_PRG0_PRU0_GPO8, PIN_MODE(7) | \
 189         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 190     },
 191     /* GPIO1 -> GPIO1_38 -> V26 */
 192     {
 193         PIN_PRG0_PRU0_GPO9, PIN_MODE(7) | \
 194         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 195     },
 196     /* GPIO1 -> GPIO1_39 -> U25 */
 197     {
 198         PIN_PRG0_PRU0_GPO10, PIN_MODE(7) | \
 199         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 200     },
 201     /* GPIO1 -> GPIO1_46 -> U26 */
 202     {
 203         PIN_PRG0_PRU0_GPO17, PIN_MODE(7) | \
 204         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 205     },
 206     /* GPIO1 -> GPIO1_48 -> U24 */
 207     {
 208         PIN_PRG0_PRU0_GPO19, PIN_MODE(7) | \
 209         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 210     },
 211     /* GPIO1 -> GPIO1_54 -> U23 */
 212     {
 213         PIN_PRG0_PRU1_GPO5, PIN_MODE(7) | \
 214         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 215     },
 216     /* GPIO1 -> GPIO1_57 -> W27 */
 217     {
 218         PIN_PRG0_PRU1_GPO8, PIN_MODE(7) | \
 219         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 220     },
 221     /* GPIO1 -> GPIO1_58 -> Y28 */
 222     {
 223         PIN_PRG0_PRU1_GPO9, PIN_MODE(7) | \
 224         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 225     },
 226     /* GPIO1 -> GPIO1_59 -> AA28 */
 227     {
 228         PIN_PRG0_PRU1_GPO10, PIN_MODE(7) | \
 229         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 230     },
 231     /* GPIO1 -> GPIO1_66 -> Y27 */
 232     {
 233         PIN_PRG0_PRU1_GPO17, PIN_MODE(7) | \
 234         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 235     },
 236     /* GPIO1 -> GPIO1_68 -> W26 */
 237     {
 238         PIN_PRG0_PRU1_GPO19, PIN_MODE(7) | \
 239         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 240     },
 241     /* GPIO1 -> GPIO1_81 -> F18 */
 242     {
 243         PIN_NMIN, PIN_MODE(7) | \
 244         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 245     },
 246     /* GPIO1 -> GPIO1_47 */
 247     {
 248         PIN_PRG0_PRU0_GPO18, PIN_MODE(7) | \
 249         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 250     },
 251     /* GPIO1 -> GPIO1_67 */
 252     {
 253         PIN_PRG0_PRU1_GPO18, PIN_MODE(7) | \
 254         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 255     },
 256     {PINMUX_END}
 257 };
 258
 259 static pinmuxModuleCfg_t gGpioPinCfg[] =
 260 {
 261     {0, TRUE, gGpio0PinCfg},
 262     {1, TRUE, gGpio1PinCfg},
 263     {PINMUX_END}
 264 };
 265
 266
 267 static pinmuxPerCfg_t gI2c0PinCfg[] =
 268 {
 269     /* I2C0 -> I2C0_SCL -> D20 */
 270     {
 271         PIN_I2C0_SCL, PIN_MODE(0) | \
 272         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 273     },
 274     /* I2C0 -> I2C0_SDA -> C21 */
 275     {
 276         PIN_I2C0_SDA, PIN_MODE(0) | \
 277         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 278     },
 279     {PINMUX_END}
 280 };
 281 static pinmuxPerCfg_t gI2c1PinCfg[] =
 282 {
 283     /* I2C1 -> I2C1_SCL -> B21 */
 284     {
 285         PIN_I2C1_SCL, PIN_MODE(0) | \
 286         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 287     },
 288     /* I2C1 -> I2C1_SDA -> E21 */
 289     {
 290         PIN_I2C1_SDA, PIN_MODE(0) | \
 291         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 292     },
 293     {PINMUX_END}
 294 };
 295 static pinmuxPerCfg_t gI2c2PinCfg[] =
 296 {
 297     /* I2C2 -> I2C2_SCL -> T27 */
 298     {
 299         PIN_GPMC0_CSN3, PIN_MODE(5) | \
 300         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 301     },
 302     /* I2C2 -> I2C2_SDA -> R25 */
 303     {
 304         PIN_GPMC0_CSN2, PIN_MODE(5) | \
 305         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 306     },
 307     {PINMUX_END}
 308 };
 309
 310 static pinmuxModuleCfg_t gI2cPinCfg[] =
 311 {
 312     {0, TRUE, gI2c0PinCfg},
 313     {1, TRUE, gI2c1PinCfg},
 314     {2, TRUE, gI2c2PinCfg},
 315     {PINMUX_END}
 316 };
 317
 318
 319 static pinmuxPerCfg_t gMcu_adc0PinCfg[] =
 320 {
 321     {PINMUX_END}
 322 };
 323 static pinmuxPerCfg_t gMcu_adc1PinCfg[] =
 324 {
 325     {PINMUX_END}
 326 };
 327
 328 static pinmuxModuleCfg_t gMcu_adcPinCfg[] =
 329 {
 330     {0, TRUE, gMcu_adc0PinCfg},
 331     {1, TRUE, gMcu_adc1PinCfg},
 332     {PINMUX_END}
 333 };
 334
 335
 336 static pinmuxPerCfg_t gMcu_cpsw0PinCfg[] =
 337 {
 338     /* MCU_CPSW -> MCU_RGMII1_TX_CTL -> N4 */
 339     {
 340         PIN_MCU_RGMII1_TX_CTL, PIN_MODE(0) | \
 341         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 342     },
 343     /* MCU_CPSW -> MCU_RGMII1_RX_CTL -> N5 */
 344     {
 345         PIN_MCU_RGMII1_RX_CTL, PIN_MODE(0) | \
 346         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 347     },
 348     /* MCU_CPSW -> MCU_RGMII1_TD3 -> M2 */
 349     {
 350         PIN_MCU_RGMII1_TD3, PIN_MODE(0) | \
 351         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 352     },
 353     /* MCU_CPSW -> MCU_RGMII1_TD2 -> M3 */
 354     {
 355         PIN_MCU_RGMII1_TD2, PIN_MODE(0) | \
 356         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 357     },
 358     /* MCU_CPSW -> MCU_RGMII1_TD1 -> M4 */
 359     {
 360         PIN_MCU_RGMII1_TD1, PIN_MODE(0) | \
 361         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 362     },
 363     /* MCU_CPSW -> MCU_RGMII1_TD0 -> M5 */
 364     {
 365         PIN_MCU_RGMII1_TD0, PIN_MODE(0) | \
 366         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 367     },
 368     /* MCU_CPSW -> MCU_RGMII1_RD3 -> L2 */
 369     {
 370         PIN_MCU_RGMII1_RD3, PIN_MODE(0) | \
 371         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 372     },
 373     /* MCU_CPSW -> MCU_RGMII1_RD2 -> L5 */
 374     {
 375         PIN_MCU_RGMII1_RD2, PIN_MODE(0) | \
 376         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 377     },
 378     /* MCU_CPSW -> MCU_RGMII1_RD1 -> M6 */
 379     {
 380         PIN_MCU_RGMII1_RD1, PIN_MODE(0) | \
 381         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 382     },
 383     /* MCU_CPSW -> MCU_RGMII1_RD0 -> L6 */
 384     {
 385         PIN_MCU_RGMII1_RD0, PIN_MODE(0) | \
 386         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 387     },
 388     /* MCU_CPSW -> MCU_RGMII1_TXC -> N1 */
 389     {
 390         PIN_MCU_RGMII1_TXC, PIN_MODE(0) | \
 391         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 392     },
 393     /* MCU_CPSW -> MCU_RGMII1_RXC -> M1 */
 394     {
 395         PIN_MCU_RGMII1_RXC, PIN_MODE(0) | \
 396         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 397     },
 398     {PINMUX_END}
 399 };
 400
 401 static pinmuxModuleCfg_t gMcu_cpswPinCfg[] =
 402 {
 403     {0, TRUE, gMcu_cpsw0PinCfg},
 404     {PINMUX_END}
 405 };
 406
 407
 408 static pinmuxPerCfg_t gMcu_fss0_ospi0PinCfg[] =
 409 {
 410     /* MCU_OSPI0 -> MCU_OSPI0_CLK -> V1 */
 411     {
 412         PIN_MCU_OSPI0_CLK, PIN_MODE(0) | \
 413         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 414     },
 415     /* MCU_OSPI0 -> MCU_OSPI0_CSn0 -> R4 */
 416     {
 417         PIN_MCU_OSPI0_CSN0, PIN_MODE(0) | \
 418         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 419     },
 420     /* MCU_OSPI0 -> MCU_OSPI0_D0 -> U4 */
 421     {
 422         PIN_MCU_OSPI0_D0, PIN_MODE(0) | \
 423         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 424     },
 425     /* MCU_OSPI0 -> MCU_OSPI0_D1 -> U5 */
 426     {
 427         PIN_MCU_OSPI0_D1, PIN_MODE(0) | \
 428         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 429     },
 430     /* MCU_OSPI0 -> MCU_OSPI0_D2 -> T2 */
 431     {
 432         PIN_MCU_OSPI0_D2, PIN_MODE(0) | \
 433         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 434     },
 435     /* MCU_OSPI0 -> MCU_OSPI0_D3 -> T3 */
 436     {
 437         PIN_MCU_OSPI0_D3, PIN_MODE(0) | \
 438         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 439     },
 440     /* MCU_OSPI0 -> MCU_OSPI0_D4 -> T4 */
 441     {
 442         PIN_MCU_OSPI0_D4, PIN_MODE(0) | \
 443         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 444     },
 445     /* MCU_OSPI0 -> MCU_OSPI0_D5 -> T5 */
 446     {
 447         PIN_MCU_OSPI0_D5, PIN_MODE(0) | \
 448         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 449     },
 450     /* MCU_OSPI0 -> MCU_OSPI0_D6 -> R2 */
 451     {
 452         PIN_MCU_OSPI0_D6, PIN_MODE(0) | \
 453         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 454     },
 455     /* MCU_OSPI0 -> MCU_OSPI0_D7 -> R3 */
 456     {
 457         PIN_MCU_OSPI0_D7, PIN_MODE(0) | \
 458         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 459     },
 460     /* MCU_OSPI0 -> MCU_OSPI0_DQS -> U2 */
 461     {
 462         PIN_MCU_OSPI0_DQS, PIN_MODE(0) | \
 463         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 464     },
 465     {PINMUX_END}
 466 };
 467
 468 static pinmuxModuleCfg_t gMcu_fss0_ospiPinCfg[] =
 469 {
 470     {0, TRUE, gMcu_fss0_ospi0PinCfg},
 471     {PINMUX_END}
 472 };
 473
 474
 475 static pinmuxPerCfg_t gMcu_i2c0PinCfg[] =
 476 {
 477     /* MCU_I2C0 -> MCU_I2C0_SCL -> AD8 */
 478     {
 479         PIN_MCU_I2C0_SCL, PIN_MODE(0) | \
 480         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 481     },
 482     /* MCU_I2C0 -> MCU_I2C0_SDA -> AD7 */
 483     {
 484         PIN_MCU_I2C0_SDA, PIN_MODE(0) | \
 485         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 486     },
 487     {PINMUX_END}
 488 };
 489
 490 static pinmuxModuleCfg_t gMcu_i2cPinCfg[] =
 491 {
 492     {0, TRUE, gMcu_i2c0PinCfg},
 493     {PINMUX_END}
 494 };
 495
 496
 497 static pinmuxPerCfg_t gMcu_mcan0PinCfg[] =
 498 {
 499     /* MCU_MCAN0 -> MCU_MCAN0_RX -> W2 */
 500     {
 501         PIN_MCU_MCAN0_RX, PIN_MODE(0) | \
 502         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 503     },
 504     /* MCU_MCAN0 -> MCU_MCAN0_TX -> W1 */
 505     {
 506         PIN_MCU_MCAN0_TX, PIN_MODE(0) | \
 507         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 508     },
 509     {PINMUX_END}
 510 };
 511 static pinmuxPerCfg_t gMcu_mcan1PinCfg[] =
 512 {
 513     /* MCU_MCAN1 -> MCU_MCAN1_RX -> AD3 */
 514     {
 515         PIN_WKUP_GPIO0_5, PIN_MODE(1) | \
 516         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 517     },
 518     /* MCU_MCAN1 -> MCU_MCAN1_TX -> AC3 */
 519     {
 520         PIN_WKUP_GPIO0_4, PIN_MODE(1) | \
 521         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 522     },
 523     {PINMUX_END}
 524 };
 525
 526 static pinmuxModuleCfg_t gMcu_mcanPinCfg[] =
 527 {
 528     {0, TRUE, gMcu_mcan0PinCfg},
 529     {1, TRUE, gMcu_mcan1PinCfg},
 530     {PINMUX_END}
 531 };
 532
 533
 534 static pinmuxPerCfg_t gMcu_mdio0PinCfg[] =
 535 {
 536     /* MCU_MDIO0 -> MCU_MDIO0_MDC -> L1 */
 537     {
 538         PIN_MCU_MDIO0_MDC, PIN_MODE(0) | \
 539         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 540     },
 541     /* MCU_MDIO0 -> MCU_MDIO0_MDIO -> L4 */
 542     {
 543         PIN_MCU_MDIO0_MDIO, PIN_MODE(0) | \
 544         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 545     },
 546     {PINMUX_END}
 547 };
 548
 549 static pinmuxModuleCfg_t gMcu_mdioPinCfg[] =
 550 {
 551     {0, TRUE, gMcu_mdio0PinCfg},
 552     {PINMUX_END}
 553 };
 554
 555
 556 static pinmuxPerCfg_t gMcu_spi0PinCfg[] =
 557 {
 558     /* MCU_SPI -> MCU_SPI0_CLK -> Y1 */
 559     {
 560         PIN_MCU_SPI0_CLK, PIN_MODE(0) | \
 561         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 562     },
 563     /* MCU_SPI -> MCU_SPI0_CS0 -> Y4 */
 564     {
 565         PIN_MCU_SPI0_CS0, PIN_MODE(0) | \
 566         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 567     },
 568     /* MCU_SPI -> MCU_SPI0_D0 -> Y3 */
 569     {
 570         PIN_MCU_SPI0_D0, PIN_MODE(0) | \
 571         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 572     },
 573     {PINMUX_END}
 574 };
 575
 576 static pinmuxModuleCfg_t gMcu_spiPinCfg[] =
 577 {
 578     {0, TRUE, gMcu_spi0PinCfg},
 579     {PINMUX_END}
 580 };
 581
 582
 583 static pinmuxPerCfg_t gMcu_uart0PinCfg[] =
 584 {
 585     /* MCU_UART0 -> MCU_UART0_RXD -> P4 */
 586     {
 587         PIN_MCU_OSPI1_D1, PIN_MODE(4) | \
 588         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 589     },
 590     /* MCU_UART0 -> MCU_UART0_TXD -> P5 */
 591     {
 592         PIN_MCU_OSPI1_D2, PIN_MODE(4) | \
 593         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 594     },
 595     /* MCU_UART0 -> MCU_UART0_CTS -> P1 */
 596     {
 597         PIN_MCU_OSPI1_D3, PIN_MODE(4) | \
 598         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 599     },
 600     /* MCU_UART0 -> MCU_UART0_RTS -> P4 */
 601     {
 602         PIN_MCU_OSPI1_CSN1, PIN_MODE(4) | \
 603         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 604     },
 605     {PINMUX_END}
 606 };
 607
 608 static pinmuxModuleCfg_t gMcu_uartPinCfg[] =
 609 {
 610     {0, TRUE, gMcu_uart0PinCfg},
 611     {PINMUX_END}
 612 };
 613
 614
 615 static pinmuxPerCfg_t gMmc0PinCfg[] =
 616 {
 617     /* MMC0 -> MMC0_CLK -> B25 */
 618     {
 619         PIN_MMC0_CLK, PIN_MODE(0) | \
 620         ((PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE & ~PIN_PULL_DIRECTION))
 621     },
 622     /* MMC0 -> MMC0_CMD -> B27 */
 623     {
 624         PIN_MMC0_CMD, PIN_MODE(0) | \
 625         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 626     },
 627     /* MMC0 -> MMC0_DAT0 -> A26 */
 628     {
 629         PIN_MMC0_DAT0, PIN_MODE(0) | \
 630         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 631     },
 632     /* MMC0 -> MMC0_DAT1 -> E25 */
 633     {
 634         PIN_MMC0_DAT1, PIN_MODE(0) | \
 635         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 636     },
 637     /* MMC0 -> MMC0_DAT2 -> C26 */
 638     {
 639         PIN_MMC0_DAT2, PIN_MODE(0) | \
 640         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 641     },
 642     /* MMC0 -> MMC0_DAT3 -> A25 */
 643     {
 644         PIN_MMC0_DAT3, PIN_MODE(0) | \
 645         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 646     },
 647     /* MMC0 -> MMC0_DAT4 -> E24 */
 648     {
 649         PIN_MMC0_DAT4, PIN_MODE(0) | \
 650         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 651     },
 652     /* MMC0 -> MMC0_DAT5 -> A24 */
 653     {
 654         PIN_MMC0_DAT5, PIN_MODE(0) | \
 655         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 656     },
 657     /* MMC0 -> MMC0_DAT6 -> B26 */
 658     {
 659         PIN_MMC0_DAT6, PIN_MODE(0) | \
 660         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 661     },
 662     /* MMC0 -> MMC0_DAT7 -> D25 */
 663     {
 664         PIN_MMC0_DAT7, PIN_MODE(0) | \
 665         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 666     },
 667     /* MMC0 -> MMC0_DS -> C25 */
 668     {
 669         PIN_MMC0_DS, PIN_MODE(0) | \
 670         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 671     },
 672     /* MMC0 -> MMC0_SDCD -> A23 */
 673     {
 674         PIN_MMC0_SDCD, PIN_MODE(0) | \
 675         ((PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION | ~PIN_PULL_DISABLE))
 676     },
 677 #if defined(AM65XX_BETA_BOARD)
 678     /* MMC0 -> MMC0_SDWP -> B23 */
 679     {
 680         PIN_MMC0_SDWP, PIN_MODE(0) | \
 681         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 682     },
 683 #endif
 684     {PINMUX_END}
 685 };
 686 static pinmuxPerCfg_t gMmc1PinCfg[] =
 687 {
 688     /* MMC1 -> MMC1_CLK -> C27 */
 689     {
 690         PIN_MMC1_CLK, PIN_MODE(0) | \
 691         ((PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE & ~PIN_PULL_DIRECTION))
 692     },
 693     /* MMC1 -> MMC1_CMD -> C28 */
 694     {
 695         PIN_MMC1_CMD, PIN_MODE(0) | \
 696         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 697     },
 698     /* MMC1 -> MMC1_DAT0 -> D28 */
 699     {
 700         PIN_MMC1_DAT0, PIN_MODE(0) | \
 701         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 702     },
 703     /* MMC1 -> MMC1_DAT1 -> E27 */
 704     {
 705         PIN_MMC1_DAT1, PIN_MODE(0) | \
 706         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 707     },
 708     /* MMC1 -> MMC1_DAT2 -> D26 */
 709     {
 710         PIN_MMC1_DAT2, PIN_MODE(0) | \
 711         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 712     },
 713     /* MMC1 -> MMC1_DAT3 -> D27 */
 714     {
 715         PIN_MMC1_DAT3, PIN_MODE(0) | \
 716         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 717     },
 718     /* MMC1 -> MMC1_SDCD -> B24 */
 719     {
 720         PIN_MMC1_SDCD, PIN_MODE(0) | \
 721         ((PIN_PULL_DIRECTION | PIN_INPUT_ENABLE) & (~PIN_PULL_DISABLE))
 722     },
 723     {PINMUX_END}
 724 };
 725
 726 static pinmuxModuleCfg_t gMmcPinCfg[] =
 727 {
 728     {0, TRUE, gMmc0PinCfg},
 729     {1, TRUE, gMmc1PinCfg},
 730     {PINMUX_END}
 731 };
 732
 733
 734 static pinmuxPerCfg_t gOldi0PinCfg[] =
 735 {
 736     {PINMUX_END}
 737 };
 738
 739 static pinmuxModuleCfg_t gOldiPinCfg[] =
 740 {
 741     {0, TRUE, gOldi0PinCfg},
 742     {PINMUX_END}
 743 };
 744
 745
 746 static pinmuxPerCfg_t gOsc00PinCfg[] =
 747 {
 748     {PINMUX_END}
 749 };
 750
 751 static pinmuxModuleCfg_t gOsc0PinCfg[] =
 752 {
 753     {0, TRUE, gOsc00PinCfg},
 754     {PINMUX_END}
 755 };
 756
 757
 758 static pinmuxPerCfg_t gPru_icssg0_mdio0PinCfg[] =
 759 {
 760     /* PRU_ICSSG0_MDIO -> PRG0_MDIO0_MDIO -> AE26 */
 761     {
 762         PIN_PRG0_MDIO0_MDIO, PIN_MODE(0) | \
 763         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 764     },
 765     /* PRU_ICSSG0_MDIO -> PRG0_MDIO0_MDC -> AE28 */
 766     {
 767         PIN_PRG0_MDIO0_MDC, PIN_MODE(0) | \
 768         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 769     },
 770     {PINMUX_END}
 771 };
 772
 773 static pinmuxModuleCfg_t gPru_icssg0_mdioPinCfg[] =
 774 {
 775     {0, TRUE, gPru_icssg0_mdio0PinCfg},
 776     {PINMUX_END}
 777 };
 778
 779
 780 static pinmuxPerCfg_t gPru_icssg0_rgmii1PinCfg[] =
 781 {
 782     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD0 -> V24 */
 783     {
 784         PIN_PRG0_PRU0_GPO0, PIN_MODE(2) | \
 785         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 786     },
 787     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD1 -> W25 */
 788     {
 789         PIN_PRG0_PRU0_GPO1, PIN_MODE(2) | \
 790         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 791     },
 792     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD2 -> W24 */
 793     {
 794         PIN_PRG0_PRU0_GPO2, PIN_MODE(2) | \
 795         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 796     },
 797     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD3 -> AA27 */
 798     {
 799         PIN_PRG0_PRU0_GPO3, PIN_MODE(2) | \
 800         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 801     },
 802     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD0 -> AD27 */
 803     {
 804         PIN_PRG0_PRU0_GPO12, PIN_MODE(2) | \
 805         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 806     },
 807     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD1 -> AC26 */
 808     {
 809         PIN_PRG0_PRU0_GPO13, PIN_MODE(2) | \
 810         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 811     },
 812     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD2 -> AD26 */
 813     {
 814         PIN_PRG0_PRU0_GPO14, PIN_MODE(2) | \
 815         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 816     },
 817     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD3 -> AA24 */
 818     {
 819         PIN_PRG0_PRU0_GPO15, PIN_MODE(2) | \
 820         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 821     },
 822     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TXC -> AD28 */
 823     {
 824         PIN_PRG0_PRU0_GPO16, PIN_MODE(2) | \
 825         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 826     },
 827     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TX_CTL -> AB25 */
 828     {
 829         PIN_PRG0_PRU0_GPO11, PIN_MODE(2) | \
 830         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 831     },
 832     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RXC -> Y25 */
 833     {
 834         PIN_PRG0_PRU0_GPO6, PIN_MODE(2) | \
 835         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 836     },
 837     /* PRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RX_CTL -> Y24 */
 838     {
 839         PIN_PRG0_PRU0_GPO4, PIN_MODE(2) | \
 840         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 841     },
 842     {PINMUX_END}
 843 };
 844 static pinmuxPerCfg_t gPru_icssg0_rgmii2PinCfg[] =
 845 {
 846     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD0 -> AB28 */
 847     {
 848         PIN_PRG0_PRU1_GPO0, PIN_MODE(2) | \
 849         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 850     },
 851     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD1 -> AC28 */
 852     {
 853         PIN_PRG0_PRU1_GPO1, PIN_MODE(2) | \
 854         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 855     },
 856     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD2 -> AC27 */
 857     {
 858         PIN_PRG0_PRU1_GPO2, PIN_MODE(2) | \
 859         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 860     },
 861     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD3 -> AB26 */
 862     {
 863         PIN_PRG0_PRU1_GPO3, PIN_MODE(2) | \
 864         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 865     },
 866     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD0 -> AC25 */
 867     {
 868         PIN_PRG0_PRU1_GPO12, PIN_MODE(2) | \
 869         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 870     },
 871     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD1 -> AD25 */
 872     {
 873         PIN_PRG0_PRU1_GPO13, PIN_MODE(2) | \
 874         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 875     },
 876     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD2 -> AD24 */
 877     {
 878         PIN_PRG0_PRU1_GPO14, PIN_MODE(2) | \
 879         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 880     },
 881     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD3 -> AE27 */
 882     {
 883         PIN_PRG0_PRU1_GPO15, PIN_MODE(2) | \
 884         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 885     },
 886     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TXC -> AC24 */
 887     {
 888         PIN_PRG0_PRU1_GPO16, PIN_MODE(2) | \
 889         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 890     },
 891     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TX_CTL -> AB24 */
 892     {
 893         PIN_PRG0_PRU1_GPO11, PIN_MODE(2) | \
 894         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 895     },
 896     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RXC -> AB27 */
 897     {
 898         PIN_PRG0_PRU1_GPO6, PIN_MODE(2) | \
 899         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 900     },
 901     /* PRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RX_CTL -> AA25 */
 902     {
 903         PIN_PRG0_PRU1_GPO4, PIN_MODE(2) | \
 904         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 905     },
 906     {PINMUX_END}
 907 };
 908
 909 static pinmuxModuleCfg_t gPru_icssg0_rgmiiPinCfg[] =
 910 {
 911     {1, TRUE, gPru_icssg0_rgmii1PinCfg},
 912     {2, TRUE, gPru_icssg0_rgmii2PinCfg},
 913     {PINMUX_END}
 914 };
 915
 916
 917 static pinmuxPerCfg_t gPru_icssg1_mdio0PinCfg[] =
 918 {
 919     /* PRU_ICSSG1_MDIO -> PRG1_MDIO0_MDIO -> AD18 */
 920     {
 921         PIN_PRG1_MDIO0_MDIO, PIN_MODE(0) | \
 922         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 923     },
 924     /* PRU_ICSSG1_MDIO -> PRG1_MDIO0_MDC -> AH18 */
 925     {
 926         PIN_PRG1_MDIO0_MDC, PIN_MODE(0) | \
 927         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 928     },
 929     {PINMUX_END}
 930 };
 931
 932 static pinmuxModuleCfg_t gPru_icssg1_mdioPinCfg[] =
 933 {
 934     {0, TRUE, gPru_icssg1_mdio0PinCfg},
 935     {PINMUX_END}
 936 };
 937
 938
 939 static pinmuxPerCfg_t gPru_icssg1_rgmii1PinCfg[] =
 940 {
 941     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD0 -> AE22 */
 942     {
 943         PIN_PRG1_PRU0_GPO0, PIN_MODE(2) | \
 944         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 945     },
 946     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD1 -> AG24 */
 947     {
 948         PIN_PRG1_PRU0_GPO1, PIN_MODE(2) | \
 949         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 950     },
 951     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD2 -> AF23 */
 952     {
 953         PIN_PRG1_PRU0_GPO2, PIN_MODE(2) | \
 954         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 955     },
 956     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD3 -> AD21 */
 957     {
 958         PIN_PRG1_PRU0_GPO3, PIN_MODE(2) | \
 959         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 960     },
 961     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD0 -> AH20 */
 962     {
 963         PIN_PRG1_PRU0_GPO12, PIN_MODE(2) | \
 964         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 965     },
 966     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD1 -> AH21 */
 967     {
 968         PIN_PRG1_PRU0_GPO13, PIN_MODE(2) | \
 969         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 970     },
 971     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD2 -> AG20 */
 972     {
 973         PIN_PRG1_PRU0_GPO14, PIN_MODE(2) | \
 974         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 975     },
 976     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD3 -> AD19 */
 977     {
 978         PIN_PRG1_PRU0_GPO15, PIN_MODE(2) | \
 979         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 980     },
 981     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TXC -> AD20 */
 982     {
 983         PIN_PRG1_PRU0_GPO16, PIN_MODE(2) | \
 984         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 985     },
 986     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TX_CTL -> AF21 */
 987     {
 988         PIN_PRG1_PRU0_GPO11, PIN_MODE(2) | \
 989         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
 990     },
 991     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RXC -> AF22 */
 992     {
 993         PIN_PRG1_PRU0_GPO6, PIN_MODE(2) | \
 994         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
 995     },
 996     /* PRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RX_CTL -> AG23 */
 997     {
 998         PIN_PRG1_PRU0_GPO4, PIN_MODE(2) | \
 999         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1000     },
1001     {PINMUX_END}
1002 };
1003 static pinmuxPerCfg_t gPru_icssg1_rgmii2PinCfg[] =
1004 {
1005     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD0 -> AH24 */
1006     {
1007         PIN_PRG1_PRU1_GPO0, PIN_MODE(2) | \
1008         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1009     },
1010     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD1 -> AH23 */
1011     {
1012         PIN_PRG1_PRU1_GPO1, PIN_MODE(2) | \
1013         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1014     },
1015     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD2 -> AG21 */
1016     {
1017         PIN_PRG1_PRU1_GPO2, PIN_MODE(2) | \
1018         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1019     },
1020     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD3 -> AH22 */
1021     {
1022         PIN_PRG1_PRU1_GPO3, PIN_MODE(2) | \
1023         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1024     },
1025     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD0 -> AE20 */
1026     {
1027         PIN_PRG1_PRU1_GPO12, PIN_MODE(2) | \
1028         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1029     },
1030     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD1 -> AF19 */
1031     {
1032         PIN_PRG1_PRU1_GPO13, PIN_MODE(2) | \
1033         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1034     },
1035     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD2 -> AH19 */
1036     {
1037         PIN_PRG1_PRU1_GPO14, PIN_MODE(2) | \
1038         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1039     },
1040     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD3 -> AG19 */
1041     {
1042         PIN_PRG1_PRU1_GPO15, PIN_MODE(2) | \
1043         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1044     },
1045     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TXC -> AE19 */
1046     {
1047         PIN_PRG1_PRU1_GPO16, PIN_MODE(2) | \
1048         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1049     },
1050     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TX_CTL -> AC20 */
1051     {
1052         PIN_PRG1_PRU1_GPO11, PIN_MODE(2) | \
1053         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1054     },
1055     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RXC -> AG22 */
1056     {
1057         PIN_PRG1_PRU1_GPO6, PIN_MODE(2) | \
1058         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1059     },
1060     /* PRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RX_CTL -> AE21 */
1061     {
1062         PIN_PRG1_PRU1_GPO4, PIN_MODE(2) | \
1063         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1064     },
1065     {PINMUX_END}
1066 };
1067
1068 static pinmuxModuleCfg_t gPru_icssg1_rgmiiPinCfg[] =
1069 {
1070     {1, TRUE, gPru_icssg1_rgmii1PinCfg},
1071     {2, TRUE, gPru_icssg1_rgmii2PinCfg},
1072     {PINMUX_END}
1073 };
1074
1075
1076 static pinmuxPerCfg_t gPru_icssg2_mdio0PinCfg[] =
1077 {
1078     /* PRU_ICSSG2_MDIO -> PRG2_MDIO0_MDIO -> AC19 */
1079     {
1080         PIN_PRG2_PRU0_GPO7, PIN_MODE(2) | \
1081         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1082     },
1083     /* PRU_ICSSG2_MDIO -> PRG2_MDIO0_MDC -> AE15 */
1084     {
1085         PIN_PRG2_PRU1_GPO7, PIN_MODE(2) | \
1086         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1087     },
1088     {PINMUX_END}
1089 };
1090
1091 static pinmuxModuleCfg_t gPru_icssg2_mdioPinCfg[] =
1092 {
1093     {0, TRUE, gPru_icssg2_mdio0PinCfg},
1094     {PINMUX_END}
1095 };
1096
1097
1098 static pinmuxPerCfg_t gPru_icssg2_rgmii1PinCfg[] =
1099 {
1100     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RD0 -> AF18 */
1101     {
1102         PIN_PRG2_PRU0_GPO0, PIN_MODE(2) | \
1103         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1104     },
1105     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RD1 -> AE18 */
1106     {
1107         PIN_PRG2_PRU0_GPO1, PIN_MODE(2) | \
1108         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1109     },
1110     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RD2 -> AH17 */
1111     {
1112         PIN_PRG2_PRU0_GPO2, PIN_MODE(2) | \
1113         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1114     },
1115     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RD3 -> AG18 */
1116     {
1117         PIN_PRG2_PRU0_GPO3, PIN_MODE(2) | \
1118         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1119     },
1120     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TD0 -> AH16 */
1121     {
1122         PIN_PRG2_PRU0_GPO8, PIN_MODE(2) | \
1123         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1124     },
1125     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TD1 -> AG16 */
1126     {
1127         PIN_PRG2_PRU0_GPO9, PIN_MODE(2) | \
1128         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1129     },
1130     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TD2 -> AF16 */
1131     {
1132         PIN_PRG2_PRU0_GPO10, PIN_MODE(2) | \
1133         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1134     },
1135     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TD3 -> AE16 */
1136     {
1137         PIN_PRG2_PRU0_GPO11, PIN_MODE(2) | \
1138         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1139     },
1140     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TXC -> AD16 */
1141     {
1142         PIN_PRG2_PRU0_GPO16, PIN_MODE(2) | \
1143         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1144     },
1145     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_TX_CTL -> AE17 */
1146     {
1147         PIN_PRG2_PRU0_GPO6, PIN_MODE(2) | \
1148         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1149     },
1150     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RXC -> AF17 */
1151     {
1152         PIN_PRG2_PRU0_GPO5, PIN_MODE(2) | \
1153         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1154     },
1155     /* PRU_ICSSG2_RGMII1 -> PRG2_RGMII1_RX_CTL -> AG17 */
1156     {
1157         PIN_PRG2_PRU0_GPO4, PIN_MODE(2) | \
1158         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1159     },
1160     {PINMUX_END}
1161 };
1162 static pinmuxPerCfg_t gPru_icssg2_rgmii2PinCfg[] =
1163 {
1164     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RD0 -> AH15 */
1165     {
1166         PIN_PRG2_PRU1_GPO0, PIN_MODE(2) | \
1167         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1168     },
1169     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RD1 -> AC16 */
1170     {
1171         PIN_PRG2_PRU1_GPO1, PIN_MODE(2) | \
1172         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1173     },
1174     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RD2 -> AD17 */
1175     {
1176         PIN_PRG2_PRU1_GPO2, PIN_MODE(2) | \
1177         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1178     },
1179     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RD3 -> AH14 */
1180     {
1181         PIN_PRG2_PRU1_GPO3, PIN_MODE(2) | \
1182         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1183     },
1184     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TD0 -> AD15 */
1185     {
1186         PIN_PRG2_PRU1_GPO8, PIN_MODE(2) | \
1187         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1188     },
1189     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TD1 -> AF14 */
1190     {
1191         PIN_PRG2_PRU1_GPO9, PIN_MODE(2) | \
1192         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1193     },
1194     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TD2 -> AC15 */
1195     {
1196         PIN_PRG2_PRU1_GPO10, PIN_MODE(2) | \
1197         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1198     },
1199     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TD3 -> AD14 */
1200     {
1201         PIN_PRG2_PRU1_GPO11, PIN_MODE(2) | \
1202         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1203     },
1204     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TXC -> AE14 */
1205     {
1206         PIN_PRG2_PRU1_GPO16, PIN_MODE(2) | \
1207         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1208     },
1209     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_TX_CTL -> AC17 */
1210     {
1211         PIN_PRG2_PRU1_GPO6, PIN_MODE(2) | \
1212         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1213     },
1214     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RXC -> AG15 */
1215     {
1216         PIN_PRG2_PRU1_GPO5, PIN_MODE(2) | \
1217         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1218     },
1219     /* PRU_ICSSG2_RGMII2 -> PRG2_RGMII2_RX_CTL -> AG14 */
1220     {
1221         PIN_PRG2_PRU1_GPO4, PIN_MODE(2) | \
1222         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1223     },
1224     {PINMUX_END}
1225 };
1226
1227 static pinmuxModuleCfg_t gPru_icssg2_rgmiiPinCfg[] =
1228 {
1229     {1, TRUE, gPru_icssg2_rgmii1PinCfg},
1230     {2, TRUE, gPru_icssg2_rgmii2PinCfg},
1231     {PINMUX_END}
1232 };
1233
1234
1235 static pinmuxPerCfg_t gSerdes0PinCfg[] =
1236 {
1237     {PINMUX_END}
1238 };
1239 static pinmuxPerCfg_t gSerdes1PinCfg[] =
1240 {
1241     {PINMUX_END}
1242 };
1243
1244 static pinmuxModuleCfg_t gSerdesPinCfg[] =
1245 {
1246     {0, TRUE, gSerdes0PinCfg},
1247     {1, TRUE, gSerdes1PinCfg},
1248     {PINMUX_END}
1249 };
1250
1251
1252 static pinmuxPerCfg_t gSpi0PinCfg[] =
1253 {
1254     /* SPI0 -> SPI0_CLK -> AH13 */
1255     {
1256         PIN_SPI0_CLK, PIN_MODE(0) | \
1257         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1258     },
1259     /* SPI0 -> SPI0_D0 -> AE13 */
1260     {
1261         PIN_SPI0_D0, PIN_MODE(0) | \
1262         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1263     },
1264     /* SPI0 -> SPI0_D1 -> AD13 */
1265     {
1266         PIN_SPI0_D1, PIN_MODE(0) | \
1267         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1268     },
1269     /* SPI0 -> SPI0_CS0 -> AG13 */
1270     {
1271         PIN_SPI0_CS0, PIN_MODE(0) | \
1272         ((~PIN_PULL_DISABLE) & (PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1273     },
1274     /* SPI0 -> SPI0_CS1 -> AF13 */
1275     {
1276         PIN_SPI0_CS1, PIN_MODE(0) | \
1277         ((~PIN_PULL_DISABLE) & (PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1278     },
1279     {PINMUX_END}
1280 };
1281
1282 static pinmuxPerCfg_t gSpi1PinCfg[] =
1283 {
1284     /* SPI1 -> SPI1_CLK -> AH12 */
1285     {
1286         PIN_SPI1_CLK, PIN_MODE(0) | \
1287         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1288     },
1289     /* SPI1 -> SPI1_D0 -> AE12 */
1290     {
1291         PIN_SPI1_D0, PIN_MODE(0) | \
1292         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1293     },
1294     /* SPI1 -> SPI1_D1 -> AF12 */
1295     {
1296         PIN_SPI1_D1, PIN_MODE(0) | \
1297         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1298     },
1299     /* SPI1 -> SPI1_CS0 -> AD12 */
1300     {
1301         PIN_SPI1_CS0, PIN_MODE(0) | \
1302         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1303     },
1304     /* SPI1 -> SPI1_CS1 -> AG12 */
1305     {
1306         PIN_SPI1_CS1, PIN_MODE(0) | \
1307         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1308     },
1309     {PINMUX_END}
1310 };
1311
1312 static pinmuxModuleCfg_t gSpiPinCfg[] =
1313 {
1314     {0, TRUE, gSpi0PinCfg},
1315     {1, TRUE, gSpi1PinCfg},
1316     {PINMUX_END}
1317 };
1318
1319
1320 pinmuxPerCfg_t gSystem0PinCfgPG1[] =
1321 {
1322     /* SYSTEM -> RESETz -> F17 */
1323     {
1324         PIN_RESETZ, PIN_MODE(0) | \
1325         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1326     },
1327     /* SYSTEM -> PORz -> E19 */
1328     {
1329         PIN_PORZ, PIN_MODE(0) | \
1330         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1331     },
1332     /* SYSTEM -> RESETSTATz -> D19 */
1333     {
1334         PIN_RESETSTATZ, PIN_MODE(0) | \
1335         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1336     },
1337     /* SYSTEM -> PORz_OUT -> C19 */
1338     {
1339         PIN_PORZ_OUT, PIN_MODE(0) | \
1340         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1341     },
1342     /* SYSTEM -> SOC_SAFETY_ERRORn -> E20 */
1343     {
1344         PIN_SOC_SAFETY_ERRORN, PIN_MODE(0) | \
1345         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1346     },
1347     {PINMUX_END}
1348 };
1349
1350 static pinmuxPerCfg_t gSystem0PinCfg[] =
1351 {
1352     /* SYSTEM -> RESETz -> F17 */
1353     {
1354         PIN_RESETZ, PIN_MODE(0) | \
1355         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1356     },
1357     /* SYSTEM -> PORz -> E19 */
1358     {
1359         PIN_PORZ, PIN_MODE(0) | \
1360         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1361     },
1362     /* SYSTEM -> RESETSTATz -> D19 */
1363     {
1364         PIN_RESETSTATZ, PIN_MODE(0) | \
1365         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1366     },
1367     /* SYSTEM -> PORz_OUT -> C19 */
1368     {
1369         PIN_PORZ_OUT, PIN_MODE(0) | \
1370         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1371     },
1372     /* SYSTEM -> SOC_SAFETY_ERRORn -> E20 */
1373     {
1374         PIN_SOC_SAFETY_ERRORN, PIN_MODE(0) | \
1375         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1376     },
1377     {PINMUX_END}
1378 };
1379
1380 pinmuxModuleCfg_t gSystemPinCfg[] =
1381 {
1382     {0, FALSE, gSystem0PinCfg},
1383     {PINMUX_END}
1384 };
1385
1386
1387 static pinmuxPerCfg_t gTimer0PinCfg[] =
1388 {
1389     /* TIMER -> TIMER_IO0 -> B22 */
1390     {
1391         PIN_TIMER_IO0, PIN_MODE(0) | \
1392         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1393     },
1394     /* TIMER -> TIMER_IO1 -> C23 */
1395     {
1396         PIN_TIMER_IO1, PIN_MODE(0) | \
1397         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1398     },
1399     {PINMUX_END}
1400 };
1401
1402 static pinmuxModuleCfg_t gTimerPinCfg[] =
1403 {
1404     {0, TRUE, gTimer0PinCfg},
1405     {PINMUX_END}
1406 };
1407
1408
1409 static pinmuxPerCfg_t gUart0PinCfg[] =
1410 {
1411     /* UART0 -> UART0_RXD -> AF11 */
1412     {
1413         PIN_UART0_RXD, PIN_MODE(0) | \
1414         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1415     },
1416     /* UART0 -> UART0_TXD -> AE11 */
1417     {
1418         PIN_UART0_TXD, PIN_MODE(0) | \
1419         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1420     },
1421     /* UART0 -> UART0_CTSn -> AG11 */
1422     {
1423         PIN_UART0_CTSN, PIN_MODE(0) | \
1424         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1425     },
1426     /* UART0 -> UART0_RTSn -> AD11 */
1427     {
1428         PIN_UART0_RTSN, PIN_MODE(0) | \
1429         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1430     },
1431     {PINMUX_END}
1432 };
1433
1434 static pinmuxModuleCfg_t gUartPinCfg[] =
1435 {
1436     {0, TRUE, gUart0PinCfg},
1437     {PINMUX_END}
1438 };
1439
1440
1441 static pinmuxPerCfg_t gUsb0PinCfg[] =
1442 {
1443     /* USB0 -> USB0_DRVVBUS -> AD9 */
1444     {
1445         PIN_USB0_DRVVBUS, PIN_MODE(0) | \
1446         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1447     },
1448     {PINMUX_END}
1449 };
1450 static pinmuxPerCfg_t gUsb1PinCfg[] =
1451 {
1452     /* USB1 -> USB1_DRVVBUS -> AC8 */
1453     {
1454         PIN_USB1_DRVVBUS, PIN_MODE(0) | \
1455         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1456     },
1457     {PINMUX_END}
1458 };
1459
1460 static pinmuxModuleCfg_t gUsbPinCfg[] =
1461 {
1462     {0, TRUE, gUsb0PinCfg},
1463     {1, TRUE, gUsb1PinCfg},
1464     {PINMUX_END}
1465 };
1466
1467
1468 static pinmuxPerCfg_t gVout0PinCfg[] =
1469 {
1470     /* MyVOUT1 -> VOUT1_VSYNC -> T25 */
1471     {
1472         PIN_GPMC0_WPN, PIN_MODE(1) | \
1473         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1474     },
1475     /* MyVOUT1 -> VOUT1_HSYNC -> T24 */
1476     {
1477         PIN_GPMC0_DIR, PIN_MODE(1) | \
1478         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1479     },
1480     /* MyVOUT1 -> VOUT1_PCLK -> R24 */
1481     {
1482         PIN_GPMC0_CSN0, PIN_MODE(1) | \
1483         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1484     },
1485     /* MyVOUT1 -> VOUT1_DE -> T23 */
1486     {
1487         PIN_GPMC0_CSN1, PIN_MODE(1) | \
1488         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1489     },
1490     /* MyVOUT1 -> VOUT1_DATA0 -> M27 */
1491     {
1492         PIN_GPMC0_AD0, PIN_MODE(1) | \
1493         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1494     },
1495     /* MyVOUT1 -> VOUT1_DATA1 -> M23 */
1496     {
1497         PIN_GPMC0_AD1, PIN_MODE(1) | \
1498         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1499     },
1500     /* MyVOUT1 -> VOUT1_DATA2 -> M28 */
1501     {
1502         PIN_GPMC0_AD2, PIN_MODE(1) | \
1503         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1504     },
1505     /* MyVOUT1 -> VOUT1_DATA3 -> M24 */
1506     {
1507         PIN_GPMC0_AD3, PIN_MODE(1) | \
1508         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1509     },
1510     /* MyVOUT1 -> VOUT1_DATA4 -> N24 */
1511     {
1512         PIN_GPMC0_AD4, PIN_MODE(1) | \
1513         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1514     },
1515     /* MyVOUT1 -> VOUT1_DATA5 -> N27 */
1516     {
1517         PIN_GPMC0_AD5, PIN_MODE(1) | \
1518         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1519     },
1520     /* MyVOUT1 -> VOUT1_DATA6 -> N28 */
1521     {
1522         PIN_GPMC0_AD6, PIN_MODE(1) | \
1523         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1524     },
1525     /* MyVOUT1 -> VOUT1_DATA7 -> M25 */
1526     {
1527         PIN_GPMC0_AD7, PIN_MODE(1) | \
1528         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1529     },
1530     /* MyVOUT1 -> VOUT1_DATA8 -> N23 */
1531     {
1532         PIN_GPMC0_AD8, PIN_MODE(1) | \
1533         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1534     },
1535     /* MyVOUT1 -> VOUT1_DATA9 -> M26 */
1536     {
1537         PIN_GPMC0_AD9, PIN_MODE(1) | \
1538         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1539     },
1540     /* MyVOUT1 -> VOUT1_DATA10 -> P28 */
1541     {
1542         PIN_GPMC0_AD10, PIN_MODE(1) | \
1543         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1544     },
1545     /* MyVOUT1 -> VOUT1_DATA11 -> P27 */
1546     {
1547         PIN_GPMC0_AD11, PIN_MODE(1) | \
1548         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1549     },
1550     /* MyVOUT1 -> VOUT1_DATA12 -> N26 */
1551     {
1552         PIN_GPMC0_AD12, PIN_MODE(1) | \
1553         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1554     },
1555     /* MyVOUT1 -> VOUT1_DATA13 -> N25 */
1556     {
1557         PIN_GPMC0_AD13, PIN_MODE(1) | \
1558         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1559     },
1560     /* MyVOUT1 -> VOUT1_DATA14 -> P24 */
1561     {
1562         PIN_GPMC0_AD14, PIN_MODE(1) | \
1563         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1564     },
1565     /* MyVOUT1 -> VOUT1_DATA15 -> R27 */
1566     {
1567         PIN_GPMC0_AD15, PIN_MODE(1) | \
1568         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1569     },
1570     /* MyVOUT1 -> VOUT1_DATA16 -> R28 */
1571     {
1572         PIN_GPMC0_CLK, PIN_MODE(1) | \
1573         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1574     },
1575     /* MyVOUT1 -> VOUT1_DATA17 -> P25 */
1576     {
1577         PIN_GPMC0_ADVN_ALE, PIN_MODE(1) | \
1578         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1579     },
1580     /* MyVOUT1 -> VOUT1_DATA18 -> P26 */
1581     {
1582         PIN_GPMC0_OEN_REN, PIN_MODE(1) | \
1583         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1584     },
1585     /* MyVOUT1 -> VOUT1_DATA19 -> U28 */
1586     {
1587         PIN_GPMC0_WEN, PIN_MODE(1) | \
1588         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1589     },
1590     /* MyVOUT1 -> VOUT1_DATA20 -> T28 */
1591     {
1592         PIN_GPMC0_BE0N_CLE, PIN_MODE(1) | \
1593         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1594     },
1595     /* MyVOUT1 -> VOUT1_DATA21 -> P23 */
1596     {
1597         PIN_GPMC0_BE1N, PIN_MODE(1) | \
1598         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1599     },
1600     /* MyVOUT1 -> VOUT1_DATA22 -> R26 */
1601     {
1602         PIN_GPMC0_WAIT0, PIN_MODE(1) | \
1603         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1604     },
1605     /* MyVOUT1 -> VOUT1_DATA23 -> R23 */
1606     {
1607         PIN_GPMC0_WAIT1, PIN_MODE(1) | \
1608         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1609     },
1610     {PINMUX_END}
1611 };
1612
1613 static pinmuxModuleCfg_t gVoutPinCfg[] =
1614 {
1615     {0, TRUE, gVout0PinCfg},
1616     {PINMUX_END}
1617 };
1618
1619
1620 static pinmuxPerCfg_t gWkup_debugss0PinCfg[] =
1621 {
1622     /* WKUP_DEBUGSS -> TCK -> AA4 */
1623     {
1624         PIN_TCK, PIN_MODE(0) | \
1625         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1626     },
1627     /* WKUP_DEBUGSS -> TRSTn -> AA3 */
1628     {
1629         PIN_TRSTN, PIN_MODE(0) | \
1630         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1631     },
1632     /* WKUP_DEBUGSS -> EMU0 -> AA2 */
1633     {
1634         PIN_EMU0, PIN_MODE(0) | \
1635         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1636     },
1637     /* WKUP_DEBUGSS -> EMU1 -> AA1 */
1638     {
1639         PIN_EMU1, PIN_MODE(0) | \
1640         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1641     },
1642     {PINMUX_END}
1643 };
1644
1645 static pinmuxModuleCfg_t gWkup_debugssPinCfg[] =
1646 {
1647     {0, TRUE, gWkup_debugss0PinCfg},
1648     {PINMUX_END}
1649 };
1650
1651
1652 static pinmuxPerCfg_t gWkup_gpio0PinCfg[] =
1653 {
1654     /* WKUP_GPIO0 -> WKUP_GPIO0_0 -> AF4 */
1655     {
1656         PIN_WKUP_GPIO0_0, PIN_MODE(0) | \
1657         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1658     },
1659     /* WKUP_GPIO0 -> WKUP_GPIO0_1 -> AF3 */
1660     {
1661         PIN_WKUP_GPIO0_1, PIN_MODE(0) | \
1662         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1663     },
1664     /* WKUP_GPIO0 -> WKUP_GPIO0_8 -> AC5 */
1665     {
1666         PIN_WKUP_GPIO0_8, PIN_MODE(0) | \
1667         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1668     },
1669     /* WKUP_GPIO0 -> WKUP_GPIO0_13 -> U1 */
1670     {
1671         PIN_MCU_OSPI0_LBCLKO, PIN_MODE(7) | \
1672         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1673     },
1674     /* WKUP_GPIO0 -> WKUP_GPIO0_24 -> R5 */
1675     {
1676         PIN_MCU_OSPI0_CSN1, PIN_MODE(7) | \
1677         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1678     },
1679     /* WKUP_GPIO0 -> WKUP_GPIO0_25 -> T1 */
1680     {
1681         PIN_MCU_OSPI1_CLK, PIN_MODE(7) | \
1682         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1683     },
1684     /* WKUP_GPIO0 -> WKUP_GPIO0_26 -> R1 */
1685     {
1686         PIN_MCU_OSPI1_LBCLKO, PIN_MODE(7) | \
1687         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1688     },
1689     /* WKUP_GPIO0 -> WKUP_GPIO0_27 -> P2 */
1690     {
1691         PIN_MCU_OSPI1_DQS, PIN_MODE(7) | \
1692         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1693     },
1694     /* WKUP_GPIO0 -> WKUP_GPIO0_28 -> P3 */
1695     {
1696         PIN_MCU_OSPI1_D0, PIN_MODE(7) | \
1697         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1698     },
1699     /* WKUP_GPIO0 -> WKUP_GPIO0_32 -> N2 */
1700     {
1701         PIN_MCU_OSPI1_CSN0, PIN_MODE(7) | \
1702         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1703     },
1704     /* WKUP_GPIO0 -> WKUP_GPIO0_50 -> Y2 */
1705     {
1706         PIN_MCU_SPI0_D1, PIN_MODE(7) | \
1707         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1708     },
1709     {PINMUX_END}
1710 };
1711
1712 static pinmuxModuleCfg_t gWkup_gpioPinCfg[] =
1713 {
1714     {0, TRUE, gWkup_gpio0PinCfg},
1715     {PINMUX_END}
1716 };
1717
1718
1719 static pinmuxPerCfg_t gWkup_i2c0PinCfg[] =
1720 {
1721     /* WKUP_I2C0 -> WKUP_I2C0_SCL -> AC7 */
1722     {
1723         PIN_WKUP_I2C0_SCL, PIN_MODE(0) | \
1724         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1725     },
1726     /* WKUP_I2C0 -> WKUP_I2C0_SDA -> AD6 */
1727     {
1728         PIN_WKUP_I2C0_SDA, PIN_MODE(0) | \
1729         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1730     },
1731     {PINMUX_END}
1732 };
1733
1734 static pinmuxModuleCfg_t gWkup_i2cPinCfg[] =
1735 {
1736     {0, TRUE, gWkup_i2c0PinCfg},
1737     {PINMUX_END}
1738 };
1739
1740
1741 static pinmuxPerCfg_t gWkup_osc00PinCfg[] =
1742 {
1743     {PINMUX_END}
1744 };
1745
1746 static pinmuxModuleCfg_t gWkup_osc0PinCfg[] =
1747 {
1748     {0, TRUE, gWkup_osc00PinCfg},
1749     {PINMUX_END}
1750 };
1751
1752
1753 pinmuxPerCfg_t gWkup_system0PinCfgPG1[] =
1754 {
1755     /* WKUP_SYSTEM -> PMIC_POWER_EN0 -> Y5 */
1756     {
1757         PIN_PMIC_POWER_EN0, PIN_MODE(0) | \
1758         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1759     },
1760     /* WKUP_SYSTEM -> PMIC_POWER_EN1 -> AA5 */
1761     {
1762         PIN_PMIC_POWER_EN1, PIN_MODE(0) | \
1763         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1764     },
1765     /* WKUP_SYSTEM -> MCU_SAFETY_ERRORn -> W3 */
1766     {
1767         PIN_MCU_SAFETY_ERRORN, PIN_MODE(0) | \
1768         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1769     },
1770     /* WKUP_SYSTEM -> MCU_RESETz -> W4 */
1771     {
1772         PIN_MCU_RESETZ, PIN_MODE(0) | \
1773         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1774     },
1775     /* WKUP_SYSTEM -> MCU_RESETSTATz -> V3 */
1776     {
1777         PIN_MCU_RESETSTATZ, PIN_MODE(0) | \
1778         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1779     },
1780     /* WKUP_SYSTEM -> MCU_PORz_OUT -> V2 */
1781     {
1782         PIN_MCU_PORZ_OUT, PIN_MODE(0) | \
1783         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1784     },
1785     {PINMUX_END}
1786 };
1787
1788 static pinmuxPerCfg_t gWkup_system0PinCfg[] =
1789 {
1790     /* WKUP_SYSTEM -> PMIC_POWER_EN0 -> Y5 */
1791     {
1792         PIN_PMIC_POWER_EN0, PIN_MODE(0) | \
1793         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1794     },
1795     /* WKUP_SYSTEM -> PMIC_POWER_EN1 -> AA5 */
1796     {
1797         PIN_PMIC_POWER_EN1, PIN_MODE(0) | \
1798         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1799     },
1800     /* WKUP_SYSTEM -> MCU_SAFETY_ERRORn -> W3 */
1801     {
1802         PIN_MCU_SAFETY_ERRORN, PIN_MODE(0) | \
1803         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1804     },
1805     /* WKUP_SYSTEM -> MCU_RESETz -> W4 */
1806     {
1807         PIN_MCU_RESETZ, PIN_MODE(0) | \
1808         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1809     },
1810     /* WKUP_SYSTEM -> MCU_RESETSTATz -> V3 */
1811     {
1812         PIN_MCU_RESETSTATZ, PIN_MODE(0) | \
1813         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1814     },
1815     /* WKUP_SYSTEM -> MCU_PORz_OUT -> V2 */
1816     {
1817         PIN_MCU_PORZ_OUT, PIN_MODE(0) | \
1818         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1819     },
1820     {PINMUX_END}
1821 };
1822
1823 pinmuxModuleCfg_t gWkup_systemPinCfg[] =
1824 {
1825     {0, TRUE, gWkup_system0PinCfg},
1826     {PINMUX_END}
1827 };
1828
1829
1830 static pinmuxPerCfg_t gWkup_uart0PinCfg[] =
1831 {
1832     /* WKUP_UART0 -> WKUP_UART0_RXD -> AB1 */
1833     {
1834         PIN_WKUP_UART0_RXD, PIN_MODE(0) | \
1835         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1836     },
1837     /* WKUP_UART0 -> WKUP_UART0_TXD -> AB5 */
1838     {
1839         PIN_WKUP_UART0_TXD, PIN_MODE(0) | \
1840         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1841     },
1842     /* WKUP_UART0 -> WKUP_UART0_CTSn -> AC2 */
1843     {
1844         PIN_WKUP_GPIO0_6, PIN_MODE(1) | \
1845         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1846     },
1847     /* WKUP_UART0 -> WKUP_UART0_RTSn -> AC1 */
1848     {
1849         PIN_WKUP_GPIO0_7, PIN_MODE(1) | \
1850         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1851     },
1852     {PINMUX_END}
1853 };
1854
1855 static pinmuxModuleCfg_t gWkup_uartPinCfg[] =
1856 {
1857     {0, TRUE, gWkup_uart0PinCfg},
1858     {PINMUX_END}
1859 };
1860
1861 static pinmuxPerCfg_t gpru_uart0PinCfg[] =
1862 {
1863     /* RS485_UART -> RS485_UART_RX -> AF25 */
1864     {
1865         PIN_PRG1_PRU1_GPO9, PIN_MODE(2) | \
1866         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))
1867     },
1868     /* RS485_UART -> RS485_UART_TX -> AF24 */
1869     {
1870         PIN_PRG1_PRU1_GPO10, PIN_MODE(2) | \
1871         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1872     },
1873     /* RS485_UART -> RS485_UART_RTSn -> AH25 */
1874     {
1875         PIN_PRG1_PRU0_GPO10, PIN_MODE(2) | \
1876         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))
1877     },
1878     {PINMUX_END}
1879 };
1880
1881 static pinmuxModuleCfg_t gpru_uartPinCfg[] =
1882 {
1883     {0, TRUE, gpru_uart0PinCfg},
1884     {PINMUX_END}
1885 };
1886
1887 pinmuxBoardCfg_t gAM65xxMainPinmuxData[] =
1888 {
1889     {0, gCalPinCfg},
1890     {1, gDdrPinCfg},
1891     {2, gDebugssPinCfg},
1892     {3, gEcapPinCfg},
1893     {4, gGpioPinCfg},
1894     {5, gI2cPinCfg},
1895     {6, gMmcPinCfg},
1896     {7, gOldiPinCfg},
1897     {8, gOsc0PinCfg},
1898     {9, gPru_icssg0_mdioPinCfg},
1899     {10, gPru_icssg0_rgmiiPinCfg},
1900     {11, gPru_icssg1_mdioPinCfg},
1901     {12, gPru_icssg1_rgmiiPinCfg},
1902     {13, gPru_icssg2_mdioPinCfg},
1903     {14, gPru_icssg2_rgmiiPinCfg},
1904     {15, gSerdesPinCfg},
1905     {16, gSpiPinCfg},
1906     {17, gSystemPinCfg},
1907     {18, gTimerPinCfg},
1908     {19, gUartPinCfg},
1909     {20, gUsbPinCfg},
1910     {21, gVoutPinCfg},
1911     {22,gpru_uartPinCfg},
1912     {PINMUX_END}
1913 };
1914
1915 pinmuxBoardCfg_t gAM65xxWkupPinmuxData[] =
1916 {
1917     {0, gMcu_adcPinCfg},
1918     {1, gMcu_cpswPinCfg},
1919     {2, gMcu_fss0_ospiPinCfg},
1920     {3, gMcu_i2cPinCfg},
1921     {4, gMcu_mcanPinCfg},
1922     {5, gMcu_mdioPinCfg},
1923     {6, gMcu_spiPinCfg},
1924     {7, gMcu_uartPinCfg},
1925     {8, gWkup_debugssPinCfg},
1926     {9, gWkup_gpioPinCfg},
1927     {10, gWkup_i2cPinCfg},
1928     {11, gWkup_osc0PinCfg},
1929     {12, gWkup_systemPinCfg},
1930     {13, gWkup_uartPinCfg},
1931     {PINMUX_END}
1932 };
1933