ac42aa514180b2c7afb6abf34992988f5ffb3409
[processor-sdk/pdk.git] / packages / ti / board / src / j721e_evm / J721E_pinmux_data_gesi.c
1 /**\r
2 * Note: This file was auto-generated by TI PinMux on 5/13/2019 at 5:17:56 PM.\r
3 *\r
4 * \file  J721E_pinmux_data.c\r
5 *\r
6 * \brief  This file contains the pin mux configurations for the boards.\r
7 *         These are prepared based on how the peripherals are extended on\r
8 *         the boards.\r
9 *\r
10 * \copyright Copyright (CU) 2019 Texas Instruments Incorporated -\r
11 *             http://www.ti.com/\r
12 */\r
13 \r
14 /* ========================================================================== */\r
15 /*                             Include Files                                  */\r
16 /* ========================================================================== */\r
17 \r
18 #include "J721E_pinmux.h"\r
19 \r
20 /** Peripheral Pin Configurations */\r
21 \r
22 \r
23 static pinmuxPerCfg_t gEhrpwm0PinCfg[] =\r
24 {\r
25     /* MyEHRPWM0 -> EHRPWM0_A -> V29 */\r
26     {\r
27         PIN_RGMII5_TD2, PIN_MODE(6) | \\r
28         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
29     },\r
30     /* MyEHRPWM0 -> EHRPWM0_B -> V27 */\r
31     {\r
32         PIN_RGMII5_TD1, PIN_MODE(6) | \\r
33         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
34     },\r
35     /* MyEHRPWM0 -> EHRPWM0_SYNCI -> U23 */\r
36     {\r
37         PIN_RGMII5_TX_CTL, PIN_MODE(6) | \\r
38         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
39     },\r
40     /* MyEHRPWM0 -> EHRPWM0_SYNCO -> U26 */\r
41     {\r
42         PIN_RGMII5_RX_CTL, PIN_MODE(6) | \\r
43         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
44     },\r
45     {PINMUX_END}\r
46 };\r
47 \r
48 static pinmuxPerCfg_t gEhrpwm1PinCfg[] =\r
49 {\r
50     /* MyEHRPWM1 -> EHRPWM1_A -> U28 */\r
51     {\r
52         PIN_RGMII5_TD0, PIN_MODE(6) | \\r
53         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
54     },\r
55     /* MyEHRPWM1 -> EHRPWM1_B -> U29 */\r
56     {\r
57         PIN_RGMII5_TXC, PIN_MODE(6) | \\r
58         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
59     },\r
60     {PINMUX_END}\r
61 };\r
62 \r
63 static pinmuxPerCfg_t gEhrpwm2PinCfg[] =\r
64 {\r
65     /* MyEHRPWM2 -> EHRPWM2_A -> U27 */\r
66     {\r
67         PIN_RGMII5_RD3, PIN_MODE(6) | \\r
68         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
69     },\r
70     /* MyEHRPWM2 -> EHRPWM2_B -> U24 */\r
71     {\r
72         PIN_RGMII5_RD2, PIN_MODE(6) | \\r
73         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
74     },\r
75     {PINMUX_END}\r
76 };\r
77 \r
78 static pinmuxModuleCfg_t gEhrpwmPinCfg[] =\r
79 {\r
80     {0, TRUE, gEhrpwm0PinCfg},\r
81     {1, TRUE, gEhrpwm1PinCfg},\r
82     {2, TRUE, gEhrpwm2PinCfg},\r
83     {PINMUX_END}\r
84 };\r
85 \r
86 \r
87 static pinmuxPerCfg_t gEqep0PinCfg[] =\r
88 {\r
89     /* MyEQEP0 -> EQEP0_A -> AC2 */\r
90     {\r
91         PIN_UART0_CTSN, PIN_MODE(5) | \\r
92         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
93     },\r
94     /* MyEQEP0 -> EQEP0_B -> AB1 */\r
95     {\r
96         PIN_UART0_RTSN, PIN_MODE(5) | \\r
97         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
98     },\r
99     /* MyEQEP0 -> EQEP0_I -> AD5 */\r
100     {\r
101         PIN_UART1_RTSN, PIN_MODE(5) | \\r
102         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
103     },\r
104     /* MyEQEP0 -> EQEP0_S -> AC4 */\r
105     {\r
106         PIN_UART1_CTSN, PIN_MODE(5) | \\r
107         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
108     },\r
109     {PINMUX_END}\r
110 };\r
111 \r
112 static pinmuxModuleCfg_t gEqepPinCfg[] =\r
113 {\r
114     {0, FALSE, gEqep0PinCfg},\r
115     {PINMUX_END}\r
116 };\r
117 \r
118 \r
119 static pinmuxPerCfg_t gGpio0PinCfg[] =\r
120 {\r
121     /* MyGPIO1 -> GPIO0_60 -> AB24 */\r
122     {\r
123         PIN_PRG0_PRU0_GPO17, PIN_MODE(7) | \\r
124         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
125     },\r
126     /* MyGPIO1 -> GPIO0_61 -> AB29 */\r
127     {\r
128         PIN_PRG0_PRU0_GPO18, PIN_MODE(7) | \\r
129         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
130     },\r
131     /* MyGPIO1 -> GPIO0_62 -> AB28 */\r
132     {\r
133         PIN_PRG0_PRU0_GPO19, PIN_MODE(7) | \\r
134         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
135     },\r
136     /* MyGPIO1 -> GPIO0_68 -> AB27 */\r
137     {\r
138         PIN_PRG0_PRU1_GPO5, PIN_MODE(7) | \\r
139         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
140     },\r
141     /* MyGPIO1 -> GPIO0_96 -> T23 */\r
142     {\r
143         PIN_RGMII5_RD0, PIN_MODE(7) | \\r
144         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
145     },\r
146     {PINMUX_END}\r
147 };\r
148 \r
149 static pinmuxPerCfg_t gGpio1PinCfg[] =\r
150 {\r
151     /* MyGPIO2 -> GPIO1_23 -> T28 */\r
152     {\r
153         PIN_MMC2_DAT3, PIN_MODE(7) | \\r
154         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
155     },\r
156     /* MyGPIO2 -> GPIO1_24 -> T29 */\r
157     {\r
158         PIN_MMC2_DAT2, PIN_MODE(7) | \\r
159         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
160     },\r
161     {PINMUX_END}\r
162 };\r
163 \r
164 static pinmuxModuleCfg_t gGpioPinCfg[] =\r
165 {\r
166     {0, TRUE, gGpio0PinCfg},\r
167     {1, TRUE, gGpio1PinCfg},\r
168     {PINMUX_END}\r
169 };\r
170 \r
171 \r
172 static pinmuxPerCfg_t gMcan6PinCfg[] =\r
173 {\r
174     /* MyMCAN6 -> MCAN6_RX -> AG21 */\r
175     {\r
176         PIN_PRG1_PRU1_GPO5, PIN_MODE(6) | \\r
177         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
178     },\r
179     /* MyMCAN6 -> MCAN6_TX -> AH21 */\r
180     {\r
181         PIN_PRG1_PRU0_GPO19, PIN_MODE(6) | \\r
182         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
183     },\r
184     {PINMUX_END}\r
185 };\r
186 \r
187 static pinmuxPerCfg_t gMcan7PinCfg[] =\r
188 {\r
189     /* MyMCAN7 -> MCAN7_RX -> Y23 */\r
190     {\r
191         PIN_PRG1_PRU1_GPO8, PIN_MODE(6) | \\r
192         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
193     },\r
194     /* MyMCAN7 -> MCAN7_TX -> AC21 */\r
195     {\r
196         PIN_PRG1_PRU1_GPO7, PIN_MODE(6) | \\r
197         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
198     },\r
199     {PINMUX_END}\r
200 };\r
201 \r
202 static pinmuxPerCfg_t gMcan9PinCfg[] =\r
203 {\r
204     /* MyMCAN9 -> MCAN9_RX -> AC27 */\r
205     {\r
206         PIN_PRG0_PRU0_GPO8, PIN_MODE(6) | \\r
207         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
208     },\r
209     /* MyMCAN9 -> MCAN9_TX -> AC28 */\r
210     {\r
211         PIN_PRG0_PRU0_GPO7, PIN_MODE(6) | \\r
212         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
213     },\r
214     {PINMUX_END}\r
215 };\r
216 \r
217 static pinmuxPerCfg_t gMcan1PinCfg[] =\r
218 {\r
219     /* MyMCAN11 -> MCAN11_RX -> AA28 */\r
220     {\r
221         PIN_PRG0_PRU1_GPO8, PIN_MODE(6) | \\r
222         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
223     },\r
224     /* MyMCAN11 -> MCAN11_TX -> AA24 */\r
225     {\r
226         PIN_PRG0_PRU1_GPO7, PIN_MODE(6) | \\r
227         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
228     },\r
229     {PINMUX_END}\r
230 };\r
231 \r
232 static pinmuxPerCfg_t gMcan5PinCfg[] =\r
233 {\r
234     /* MyMCAN5 -> MCAN5_RX -> AE21 */\r
235     {\r
236         PIN_PRG1_PRU0_GPO18, PIN_MODE(6) | \\r
237         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
238     },\r
239     /* MyMCAN5 -> MCAN5_TX -> AJ21 */\r
240     {\r
241         PIN_PRG1_PRU0_GPO17, PIN_MODE(6) | \\r
242         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
243     },\r
244     {PINMUX_END}\r
245 };\r
246 \r
247 static pinmuxPerCfg_t gMcan4PinCfg[] =\r
248 {\r
249     /* MyMCAN4 -> MCAN4_RX -> AJ20 */\r
250     {\r
251         PIN_PRG1_PRU0_GPO8, PIN_MODE(6) | \\r
252         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
253     },\r
254     /* MyMCAN4 -> MCAN4_TX -> AE20 */\r
255     {\r
256         PIN_PRG1_PRU0_GPO7, PIN_MODE(6) | \\r
257         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
258     },\r
259     {PINMUX_END}\r
260 };\r
261 \r
262 static pinmuxModuleCfg_t gMcanPinCfg[] =\r
263 {\r
264     {6, TRUE, gMcan6PinCfg},\r
265     {7, TRUE, gMcan7PinCfg},\r
266     {9, TRUE, gMcan9PinCfg},\r
267     {1, TRUE, gMcan1PinCfg},\r
268     {5, TRUE, gMcan5PinCfg},\r
269     {4, TRUE, gMcan4PinCfg},\r
270     {PINMUX_END}\r
271 };\r
272 \r
273 \r
274 static pinmuxPerCfg_t gMcu_adc1PinCfg[] =\r
275 {\r
276     /* MyMCU_ADC1 -> MCU_ADC1_AIN0 -> N23 */\r
277     {\r
278         PIN_MCU_ADC1_AIN0, PIN_MODE(0) | \\r
279         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
280     },\r
281     /* MyMCU_ADC1 -> MCU_ADC1_AIN1 -> M25 */\r
282     {\r
283         PIN_MCU_ADC1_AIN1, PIN_MODE(0) | \\r
284         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
285     },\r
286     /* MyMCU_ADC1 -> MCU_ADC1_AIN2 -> L24 */\r
287     {\r
288         PIN_MCU_ADC1_AIN2, PIN_MODE(0) | \\r
289         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
290     },\r
291     /* MyMCU_ADC1 -> MCU_ADC1_AIN3 -> L26 */\r
292     {\r
293         PIN_MCU_ADC1_AIN3, PIN_MODE(0) | \\r
294         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
295     },\r
296     /* MyMCU_ADC1 -> MCU_ADC1_AIN4 -> N24 */\r
297     {\r
298         PIN_MCU_ADC1_AIN4, PIN_MODE(0) | \\r
299         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
300     },\r
301     /* MyMCU_ADC1 -> MCU_ADC1_AIN5 -> M24 */\r
302     {\r
303         PIN_MCU_ADC1_AIN5, PIN_MODE(0) | \\r
304         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
305     },\r
306     /* MyMCU_ADC1 -> MCU_ADC1_AIN6 -> L25 */\r
307     {\r
308         PIN_MCU_ADC1_AIN6, PIN_MODE(0) | \\r
309         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
310     },\r
311     /* MyMCU_ADC1 -> MCU_ADC1_AIN7 -> L27 */\r
312     {\r
313         PIN_MCU_ADC1_AIN7, PIN_MODE(0) | \\r
314         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
315     },\r
316     {PINMUX_END}\r
317 };\r
318 \r
319 static pinmuxModuleCfg_t gMcu_adcPinCfg[] =\r
320 {\r
321     {1, TRUE, gMcu_adc1PinCfg},\r
322     {PINMUX_END}\r
323 };\r
324 \r
325 \r
326 static pinmuxPerCfg_t gMdio0PinCfg[] =\r
327 {\r
328     /* MyMDIO1 -> MDIO0_MDC -> V24 */\r
329     {\r
330         PIN_MDIO0_MDC, PIN_MODE(0) | \\r
331         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
332     },\r
333     /* MyMDIO1 -> MDIO0_MDIO -> V26 */\r
334     {\r
335         PIN_MDIO0_MDIO, PIN_MODE(0) | \\r
336         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
337     },\r
338     {PINMUX_END}\r
339 };\r
340 \r
341 static pinmuxModuleCfg_t gMdioPinCfg[] =\r
342 {\r
343     {0, TRUE, gMdio0PinCfg},\r
344     {PINMUX_END}\r
345 };\r
346 \r
347 \r
348 static pinmuxPerCfg_t gPru_icssg0_mdio0PinCfg[] =\r
349 {\r
350     /* MyPRU_ICSSG0_MDIO1 -> PRG0_MDIO0_MDC -> AA27 */\r
351     {\r
352         PIN_PRG0_MDIO0_MDC, PIN_MODE(0) | \\r
353         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
354     },\r
355     /* MyPRU_ICSSG0_MDIO1 -> PRG0_MDIO0_MDIO -> Y26 */\r
356     {\r
357         PIN_PRG0_MDIO0_MDIO, PIN_MODE(0) | \\r
358         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
359     },\r
360     {PINMUX_END}\r
361 };\r
362 \r
363 static pinmuxModuleCfg_t gPru_icssg0_mdioPinCfg[] =\r
364 {\r
365     {0, TRUE, gPru_icssg0_mdio0PinCfg},\r
366     {PINMUX_END}\r
367 };\r
368 \r
369 \r
370 static pinmuxPerCfg_t gPru_icssg0_rgmii1PinCfg[] =\r
371 {\r
372     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD0 -> AF28 */\r
373     {\r
374         PIN_PRG0_PRU0_GPO0, PIN_MODE(2) | \\r
375         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
376     },\r
377     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD1 -> AE28 */\r
378     {\r
379         PIN_PRG0_PRU0_GPO1, PIN_MODE(2) | \\r
380         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
381     },\r
382     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD2 -> AE27 */\r
383     {\r
384         PIN_PRG0_PRU0_GPO2, PIN_MODE(2) | \\r
385         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
386     },\r
387     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RD3 -> AD26 */\r
388     {\r
389         PIN_PRG0_PRU0_GPO3, PIN_MODE(2) | \\r
390         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
391     },\r
392     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RXC -> AE26 */\r
393     {\r
394         PIN_PRG0_PRU0_GPO6, PIN_MODE(2) | \\r
395         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
396     },\r
397     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_RX_CTL -> AD25 */\r
398     {\r
399         PIN_PRG0_PRU0_GPO4, PIN_MODE(2) | \\r
400         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
401     },\r
402     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD0 -> AJ28 */\r
403     {\r
404         PIN_PRG0_PRU0_GPO11, PIN_MODE(2) | \\r
405         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
406     },\r
407     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD1 -> AH27 */\r
408     {\r
409         PIN_PRG0_PRU0_GPO12, PIN_MODE(2) | \\r
410         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
411     },\r
412     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD2 -> AH29 */\r
413     {\r
414         PIN_PRG0_PRU0_GPO13, PIN_MODE(2) | \\r
415         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
416     },\r
417     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TD3 -> AG28 */\r
418     {\r
419         PIN_PRG0_PRU0_GPO14, PIN_MODE(2) | \\r
420         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
421     },\r
422     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TXC -> AH28 */\r
423     {\r
424         PIN_PRG0_PRU0_GPO16, PIN_MODE(2) | \\r
425         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
426     },\r
427     /* MyPRU_ICSSG0_RGMII1 -> PRG0_RGMII1_TX_CTL -> AG27 */\r
428     {\r
429         PIN_PRG0_PRU0_GPO15, PIN_MODE(2) | \\r
430         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
431     },\r
432     {PINMUX_END}\r
433 };\r
434 \r
435 static pinmuxPerCfg_t gPru_icssg0_rgmii2PinCfg[] =\r
436 {\r
437     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD0 -> AE29 */\r
438     {\r
439         PIN_PRG0_PRU1_GPO0, PIN_MODE(2) | \\r
440         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
441     },\r
442     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD1 -> AD28 */\r
443     {\r
444         PIN_PRG0_PRU1_GPO1, PIN_MODE(2) | \\r
445         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
446     },\r
447     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD2 -> AD27 */\r
448     {\r
449         PIN_PRG0_PRU1_GPO2, PIN_MODE(2) | \\r
450         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
451     },\r
452     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RD3 -> AC25 */\r
453     {\r
454         PIN_PRG0_PRU1_GPO3, PIN_MODE(2) | \\r
455         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
456     },\r
457     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RXC -> AC26 */\r
458     {\r
459         PIN_PRG0_PRU1_GPO6, PIN_MODE(2) | \\r
460         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
461     },\r
462     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_RX_CTL -> AD29 */\r
463     {\r
464         PIN_PRG0_PRU1_GPO4, PIN_MODE(2) | \\r
465         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
466     },\r
467     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD0 -> AG26 */\r
468     {\r
469         PIN_PRG0_PRU1_GPO11, PIN_MODE(2) | \\r
470         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
471     },\r
472     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD1 -> AF27 */\r
473     {\r
474         PIN_PRG0_PRU1_GPO12, PIN_MODE(2) | \\r
475         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
476     },\r
477     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD2 -> AF26 */\r
478     {\r
479         PIN_PRG0_PRU1_GPO13, PIN_MODE(2) | \\r
480         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
481     },\r
482     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TD3 -> AE25 */\r
483     {\r
484         PIN_PRG0_PRU1_GPO14, PIN_MODE(2) | \\r
485         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
486     },\r
487     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TXC -> AG29 */\r
488     {\r
489         PIN_PRG0_PRU1_GPO16, PIN_MODE(2) | \\r
490         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
491     },\r
492     /* MyPRU_ICSSG0_RGMII2 -> PRG0_RGMII2_TX_CTL -> AF29 */\r
493     {\r
494         PIN_PRG0_PRU1_GPO15, PIN_MODE(2) | \\r
495         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
496     },\r
497     {PINMUX_END}\r
498 };\r
499 \r
500 static pinmuxModuleCfg_t gPru_icssg0_rgmiiPinCfg[] =\r
501 {\r
502     {1, TRUE, gPru_icssg0_rgmii1PinCfg},\r
503     {2, TRUE, gPru_icssg0_rgmii2PinCfg},\r
504     {PINMUX_END}\r
505 };\r
506 \r
507 \r
508 static pinmuxPerCfg_t gPru_icssg1_iep0PinCfg[] =\r
509 {\r
510     /* MyPRU_ICSSG1_IEP1 -> PRG1_IEP0_EDIO_OUTVALID -> Y4 */\r
511     {\r
512         PIN_SPI0_CS1, PIN_MODE(6) | \\r
513         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
514     },\r
515     {PINMUX_END}\r
516 };\r
517 \r
518 static pinmuxModuleCfg_t gPru_icssg1_iepPinCfg[] =\r
519 {\r
520     {0, TRUE, gPru_icssg1_iep0PinCfg},\r
521     {PINMUX_END}\r
522 };\r
523 \r
524 \r
525 static pinmuxPerCfg_t gPru_icssg1_mdio0PinCfg[] =\r
526 {\r
527     /* MyPRU_ICSSG1_MDIO1 -> PRG1_MDIO0_MDC -> AD18 */\r
528     {\r
529         PIN_PRG1_MDIO0_MDC, PIN_MODE(0) | \\r
530         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
531     },\r
532     /* MyPRU_ICSSG1_MDIO1 -> PRG1_MDIO0_MDIO -> AD19 */\r
533     {\r
534         PIN_PRG1_MDIO0_MDIO, PIN_MODE(0) | \\r
535         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
536     },\r
537     {PINMUX_END}\r
538 };\r
539 \r
540 static pinmuxModuleCfg_t gPru_icssg1_mdioPinCfg[] =\r
541 {\r
542     {0, TRUE, gPru_icssg1_mdio0PinCfg},\r
543     {PINMUX_END}\r
544 };\r
545 \r
546 \r
547 static pinmuxPerCfg_t gPru_icssg1_pru1PinCfg[] =\r
548 {\r
549     /* MyPRU_ICSSG1_PRU1 -> PRG1_PRU1_GPO10 -> AB23 */\r
550     {\r
551         PIN_PRG1_PRU1_GPO10, PIN_MODE(0) | \\r
552         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
553     },\r
554     /* MyPRU_ICSSG1_PRU1 -> PRG1_PRU1_GPO9 -> AF21 */\r
555     {\r
556         PIN_PRG1_PRU1_GPO9, PIN_MODE(0) | \\r
557         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
558     },\r
559     {PINMUX_END}\r
560 };\r
561 \r
562 static pinmuxPerCfg_t gPru_icssg1_pru0PinCfg[] =\r
563 {\r
564     /* MyPRU_ICSSG1_PRU2 -> PRG1_PRU0_GPO10 -> AD21 */\r
565     {\r
566         PIN_PRG1_PRU0_GPO10, PIN_MODE(0) | \\r
567         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
568     },\r
569     {PINMUX_END}\r
570 };\r
571 \r
572 static pinmuxModuleCfg_t gPru_icssg1_pruPinCfg[] =\r
573 {\r
574     {1, TRUE, gPru_icssg1_pru1PinCfg},\r
575     {0, TRUE, gPru_icssg1_pru0PinCfg},\r
576     {PINMUX_END}\r
577 };\r
578 \r
579 \r
580 static pinmuxPerCfg_t gPru_icssg1_pwm3PinCfg[] =\r
581 {\r
582     /* MyPRU_ICSSG1_PWM3 -> PRG1_PWM3_B2 -> AD20 */\r
583     {\r
584         PIN_PRG1_PRU0_GPO5, PIN_MODE(3) | \\r
585         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
586     },\r
587     {PINMUX_END}\r
588 };\r
589 \r
590 static pinmuxModuleCfg_t gPru_icssg1_pwmPinCfg[] =\r
591 {\r
592     {3, TRUE, gPru_icssg1_pwm3PinCfg},\r
593     {PINMUX_END}\r
594 };\r
595 \r
596 \r
597 static pinmuxPerCfg_t gPru_icssg1_rgmii1PinCfg[] =\r
598 {\r
599     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD0 -> AC23 */\r
600     {\r
601         PIN_PRG1_PRU0_GPO0, PIN_MODE(2) | \\r
602         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
603     },\r
604     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD1 -> AG22 */\r
605     {\r
606         PIN_PRG1_PRU0_GPO1, PIN_MODE(2) | \\r
607         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
608     },\r
609     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD2 -> AF22 */\r
610     {\r
611         PIN_PRG1_PRU0_GPO2, PIN_MODE(2) | \\r
612         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
613     },\r
614     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RD3 -> AJ23 */\r
615     {\r
616         PIN_PRG1_PRU0_GPO3, PIN_MODE(2) | \\r
617         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
618     },\r
619     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RXC -> AD22 */\r
620     {\r
621         PIN_PRG1_PRU0_GPO6, PIN_MODE(2) | \\r
622         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
623     },\r
624     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_RX_CTL -> AH23 */\r
625     {\r
626         PIN_PRG1_PRU0_GPO4, PIN_MODE(2) | \\r
627         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
628     },\r
629     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD0 -> AF24 */\r
630     {\r
631         PIN_PRG1_PRU0_GPO11, PIN_MODE(2) | \\r
632         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
633     },\r
634     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD1 -> AJ24 */\r
635     {\r
636         PIN_PRG1_PRU0_GPO12, PIN_MODE(2) | \\r
637         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
638     },\r
639     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD2 -> AG24 */\r
640     {\r
641         PIN_PRG1_PRU0_GPO13, PIN_MODE(2) | \\r
642         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
643     },\r
644     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TD3 -> AD24 */\r
645     {\r
646         PIN_PRG1_PRU0_GPO14, PIN_MODE(2) | \\r
647         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
648     },\r
649     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TXC -> AE24 */\r
650     {\r
651         PIN_PRG1_PRU0_GPO16, PIN_MODE(2) | \\r
652         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
653     },\r
654     /* MyPRU_ICSSG1_RGMII1 -> PRG1_RGMII1_TX_CTL -> AC24 */\r
655     {\r
656         PIN_PRG1_PRU0_GPO15, PIN_MODE(2) | \\r
657         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
658     },\r
659     {PINMUX_END}\r
660 };\r
661 \r
662 static pinmuxPerCfg_t gPru_icssg1_rgmii2PinCfg[] =\r
663 {\r
664     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD0 -> AE22 */\r
665     {\r
666         PIN_PRG1_PRU1_GPO0, PIN_MODE(2) | \\r
667         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
668     },\r
669     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD1 -> AG23 */\r
670     {\r
671         PIN_PRG1_PRU1_GPO1, PIN_MODE(2) | \\r
672         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
673     },\r
674     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD2 -> AF23 */\r
675     {\r
676         PIN_PRG1_PRU1_GPO2, PIN_MODE(2) | \\r
677         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
678     },\r
679     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RD3 -> AD23 */\r
680     {\r
681         PIN_PRG1_PRU1_GPO3, PIN_MODE(2) | \\r
682         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
683     },\r
684     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RXC -> AE23 */\r
685     {\r
686         PIN_PRG1_PRU1_GPO6, PIN_MODE(2) | \\r
687         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
688     },\r
689     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_RX_CTL -> AH24 */\r
690     {\r
691         PIN_PRG1_PRU1_GPO4, PIN_MODE(2) | \\r
692         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
693     },\r
694     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD0 -> AJ25 */\r
695     {\r
696         PIN_PRG1_PRU1_GPO11, PIN_MODE(2) | \\r
697         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
698     },\r
699     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD1 -> AH25 */\r
700     {\r
701         PIN_PRG1_PRU1_GPO12, PIN_MODE(2) | \\r
702         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
703     },\r
704     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD2 -> AG25 */\r
705     {\r
706         PIN_PRG1_PRU1_GPO13, PIN_MODE(2) | \\r
707         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
708     },\r
709     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TD3 -> AH26 */\r
710     {\r
711         PIN_PRG1_PRU1_GPO14, PIN_MODE(2) | \\r
712         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
713     },\r
714     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TXC -> AJ26 */\r
715     {\r
716         PIN_PRG1_PRU1_GPO16, PIN_MODE(2) | \\r
717         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
718     },\r
719     /* MyPRU_ICSSG1_RGMII2 -> PRG1_RGMII2_TX_CTL -> AJ27 */\r
720     {\r
721         PIN_PRG1_PRU1_GPO15, PIN_MODE(2) | \\r
722         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
723     },\r
724     {PINMUX_END}\r
725 };\r
726 \r
727 static pinmuxModuleCfg_t gPru_icssg1_rgmiiPinCfg[] =\r
728 {\r
729     {1, TRUE, gPru_icssg1_rgmii1PinCfg},\r
730     {2, TRUE, gPru_icssg1_rgmii2PinCfg},\r
731     {PINMUX_END}\r
732 };\r
733 \r
734 \r
735 static pinmuxPerCfg_t gSpi3PinCfg[] =\r
736 {\r
737     /* MySPI3 -> SPI3_CLK -> Y25 */\r
738     {\r
739         PIN_PRG0_PRU1_GPO17, PIN_MODE(4) | \\r
740         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
741     },\r
742     /* MySPI3 -> SPI3_CS1 -> AB26 */\r
743     {\r
744         PIN_PRG0_PRU0_GPO9, PIN_MODE(4) | \\r
745         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
746     },\r
747     /* MySPI3 -> SPI3_CS2 -> AB25 */\r
748     {\r
749         PIN_PRG0_PRU0_GPO10, PIN_MODE(4) | \\r
750         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
751     },\r
752     /* MySPI3 -> SPI3_D0 -> AA26 */\r
753     {\r
754         PIN_PRG0_PRU1_GPO18, PIN_MODE(4) | \\r
755         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
756     },\r
757     /* MySPI3 -> SPI3_D1 -> AA29 */\r
758     {\r
759         PIN_PRG0_PRU1_GPO19, PIN_MODE(4) | \\r
760         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
761     },\r
762     {PINMUX_END}\r
763 };\r
764 \r
765 static pinmuxPerCfg_t gSpi6PinCfg[] =\r
766 {\r
767     /* MySPI6 -> SPI6_CLK -> AC22 */\r
768     {\r
769         PIN_PRG1_PRU1_GPO17, PIN_MODE(4) | \\r
770         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
771     },\r
772     /* MySPI6 -> SPI6_D0 -> AJ22 */\r
773     {\r
774         PIN_PRG1_PRU1_GPO18, PIN_MODE(4) | \\r
775         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
776     },\r
777     /* MySPI6 -> SPI6_D1 -> AH22 */\r
778     {\r
779         PIN_PRG1_PRU1_GPO19, PIN_MODE(4) | \\r
780         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
781     },\r
782     {PINMUX_END}\r
783 };\r
784 \r
785 static pinmuxModuleCfg_t gSpiPinCfg[] =\r
786 {\r
787     {3, TRUE, gSpi3PinCfg},\r
788     {6, TRUE, gSpi6PinCfg},\r
789     {PINMUX_END}\r
790 };\r
791 \r
792 \r
793 static pinmuxPerCfg_t gUart8PinCfg[] =\r
794 {\r
795     /* MyUART1 -> UART8_RXD -> Y24 */\r
796     {\r
797         PIN_PRG0_PRU1_GPO9, PIN_MODE(14) | \\r
798         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
799     },\r
800     /* MyUART1 -> UART8_TXD -> AA25 */\r
801     {\r
802         PIN_PRG0_PRU1_GPO10, PIN_MODE(14) | \\r
803         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
804     },\r
805     {PINMUX_END}\r
806 };\r
807 \r
808 static pinmuxPerCfg_t gUart4PinCfg[] =\r
809 {\r
810     /* MyUART4 -> UART4_RXD -> W23 */\r
811     {\r
812         PIN_RGMII6_TD3, PIN_MODE(1) | \\r
813         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
814     },\r
815     /* MyUART4 -> UART4_TXD -> W28 */\r
816     {\r
817         PIN_RGMII6_TD2, PIN_MODE(1) | \\r
818         ((PIN_PULL_DISABLE) & (~PIN_PULL_DIRECTION & ~PIN_INPUT_ENABLE))\r
819     },\r
820     {PINMUX_END}\r
821 };\r
822 \r
823 static pinmuxModuleCfg_t gUartPinCfg[] =\r
824 {\r
825     {8, TRUE, gUart8PinCfg},\r
826     {4, TRUE, gUart4PinCfg},\r
827     {PINMUX_END}\r
828 };\r
829 \r
830 \r
831 static pinmuxPerCfg_t gWkup_gpio0PinCfg[] =\r
832 {\r
833     /* MyWKUP_GPIO1 -> WKUP_GPIO0_11 -> H27 */\r
834     {\r
835         PIN_WKUP_GPIO0_11, PIN_MODE(7) | \\r
836         ((PIN_PULL_DISABLE | PIN_INPUT_ENABLE) & (~PIN_PULL_DIRECTION))\r
837     },\r
838     {PINMUX_END}\r
839 };\r
840 \r
841 static pinmuxModuleCfg_t gWkup_gpioPinCfg[] =\r
842 {\r
843     {0, TRUE, gWkup_gpio0PinCfg},\r
844     {PINMUX_END}\r
845 };\r
846 \r
847 \r
848 pinmuxBoardCfg_t gJ721E_MainPinmuxDataGesiIcssg[] =\r
849 {\r
850     {0, gEhrpwmPinCfg},\r
851     {1, gEqepPinCfg},\r
852     {2, gGpioPinCfg},\r
853     {3, gMcanPinCfg},\r
854     {4, gMdioPinCfg},\r
855     {5, gPru_icssg0_mdioPinCfg},\r
856     {6, gPru_icssg0_rgmiiPinCfg},\r
857     {7, gPru_icssg1_iepPinCfg},\r
858     {8, gPru_icssg1_mdioPinCfg},\r
859     {9, gPru_icssg1_pruPinCfg},\r
860     {10, gPru_icssg1_pwmPinCfg},\r
861     {11, gPru_icssg1_rgmiiPinCfg},\r
862     {12, gSpiPinCfg},\r
863     {13, gUartPinCfg},\r
864     {PINMUX_END}\r
865 };\r
866 \r
867 pinmuxBoardCfg_t gJ721E_WkupPinmuxDataGesiIcssg[] =\r
868 {\r
869     {0, gMcu_adcPinCfg},\r
870     {1, gWkup_gpioPinCfg},\r
871     {PINMUX_END}\r
872 };\r