packages/ti/drv/sciclient/soc/sysfw/include/am64x/tisci_devices.h

   1 /*
   2  *  Copyright (C) 2017-2021 Texas Instruments Incorporated
   3  *
   4  *  Redistribution and use in source and binary forms, with or without
   5  *  modification, are permitted provided that the following conditions
   6  *  are met:
   7  *
   8  *    Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  *
  11  *    Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the
  14  *    distribution.
  15  *
  16  *    Neither the name of Texas Instruments Incorporated nor the names of
  17  *    its contributors may be used to endorse or promote products derived
  18  *    from this software without specific prior written permission.
  19  *
  20  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  21  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  22  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  23  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  24  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  25  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  26  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  27  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  28  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  29  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  30  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  */
  33 /**
  34  * \ingroup TISCI
  35  * \defgroup tisci_devices tisci_devices
  36  *
  37  * DMSC controls the power management, security and resource management
  38  * of the device.
  39  *
  40  *
  41  * @{
  42  */
  43 /**
  44  *
  45  *  \brief  This file contains:
  46  *
  47  *          WARNING!!: Autogenerated file from SYSFW. DO NOT MODIFY!!
  48  * Data version: 201208_205323
  49  *
  50  */
  51 #ifndef SOC_TISCI_DEVICES_H
  52 #define SOC_TISCI_DEVICES_H
  53
  54 #define TISCI_DEV_ADC0 0
  55 #define TISCI_DEV_CMP_EVENT_INTROUTER0 1
  56 #define TISCI_DEV_DBGSUSPENDROUTER0 2
  57 #define TISCI_DEV_MAIN_GPIOMUX_INTROUTER0 3
  58 #define TISCI_DEV_MCU_MCU_GPIOMUX_INTROUTER0 5
  59 #define TISCI_DEV_TIMESYNC_EVENT_INTROUTER0 6
  60 #define TISCI_DEV_MCU_M4FSS0 7
  61 #define TISCI_DEV_MCU_M4FSS0_CORE0 9
  62 #define TISCI_DEV_CPSW0 13
  63 #define TISCI_DEV_CPT2_AGGR0 14
  64 #define TISCI_DEV_STM0 15
  65 #define TISCI_DEV_DCC0 16
  66 #define TISCI_DEV_DCC1 17
  67 #define TISCI_DEV_DCC2 18
  68 #define TISCI_DEV_DCC3 19
  69 #define TISCI_DEV_DCC4 20
  70 #define TISCI_DEV_DCC5 21
  71 #define TISCI_DEV_DMSC0 22
  72 #define TISCI_DEV_MCU_DCC0 23
  73 #define TISCI_DEV_DEBUGSS_WRAP0 24
  74 #define TISCI_DEV_DMASS0 25
  75 #define TISCI_DEV_DMASS0_BCDMA_0 26
  76 #define TISCI_DEV_DMASS0_CBASS_0 27
  77 #define TISCI_DEV_DMASS0_INTAGGR_0 28
  78 #define TISCI_DEV_DMASS0_IPCSS_0 29
  79 #define TISCI_DEV_DMASS0_PKTDMA_0 30
  80 #define TISCI_DEV_DMASS0_PSILCFG_0 31
  81 #define TISCI_DEV_DMASS0_PSILSS_0 32
  82 #define TISCI_DEV_DMASS0_RINGACC_0 33
  83 #define TISCI_DEV_MCU_TIMER0 35
  84 #define TISCI_DEV_TIMER0 36
  85 #define TISCI_DEV_TIMER1 37
  86 #define TISCI_DEV_TIMER2 38
  87 #define TISCI_DEV_TIMER3 39
  88 #define TISCI_DEV_TIMER4 40
  89 #define TISCI_DEV_TIMER5 41
  90 #define TISCI_DEV_TIMER6 42
  91 #define TISCI_DEV_TIMER7 43
  92 #define TISCI_DEV_TIMER8 44
  93 #define TISCI_DEV_TIMER9 45
  94 #define TISCI_DEV_TIMER10 46
  95 #define TISCI_DEV_TIMER11 47
  96 #define TISCI_DEV_MCU_TIMER1 48
  97 #define TISCI_DEV_MCU_TIMER2 49
  98 #define TISCI_DEV_MCU_TIMER3 50
  99 #define TISCI_DEV_ECAP0 51
 100 #define TISCI_DEV_ECAP1 52
 101 #define TISCI_DEV_ECAP2 53
 102 #define TISCI_DEV_ELM0 54
 103 #define TISCI_DEV_EMIF_DATA_0_VD 55
 104 #define TISCI_DEV_MMCSD0 57
 105 #define TISCI_DEV_MMCSD1 58
 106 #define TISCI_DEV_EQEP0 59
 107 #define TISCI_DEV_EQEP1 60
 108 #define TISCI_DEV_GTC0 61
 109 #define TISCI_DEV_EQEP2 62
 110 #define TISCI_DEV_ESM0 63
 111 #define TISCI_DEV_MCU_ESM0 64
 112 #define TISCI_DEV_FSIRX0 65
 113 #define TISCI_DEV_FSIRX1 66
 114 #define TISCI_DEV_FSIRX2 67
 115 #define TISCI_DEV_FSIRX3 68
 116 #define TISCI_DEV_FSIRX4 69
 117 #define TISCI_DEV_FSIRX5 70
 118 #define TISCI_DEV_FSITX0 71
 119 #define TISCI_DEV_FSITX1 72
 120 #define TISCI_DEV_FSS0 73
 121 #define TISCI_DEV_FSS0_FSAS_0 74
 122 #define TISCI_DEV_FSS0_OSPI_0 75
 123 #define TISCI_DEV_GICSS0 76
 124 #define TISCI_DEV_GPIO0 77
 125 #define TISCI_DEV_GPIO1 78
 126 #define TISCI_DEV_MCU_GPIO0 79
 127 #define TISCI_DEV_GPMC0 80
 128 #define TISCI_DEV_PRU_ICSSG0 81
 129 #define TISCI_DEV_PRU_ICSSG1 82
 130 #define TISCI_DEV_LED0 83
 131 #define TISCI_DEV_CPTS0 84
 132 #define TISCI_DEV_DDPA0 85
 133 #define TISCI_DEV_EPWM0 86
 134 #define TISCI_DEV_EPWM1 87
 135 #define TISCI_DEV_EPWM2 88
 136 #define TISCI_DEV_EPWM3 89
 137 #define TISCI_DEV_EPWM4 90
 138 #define TISCI_DEV_EPWM5 91
 139 #define TISCI_DEV_EPWM6 92
 140 #define TISCI_DEV_EPWM7 93
 141 #define TISCI_DEV_EPWM8 94
 142 #define TISCI_DEV_VTM0 95
 143 #define TISCI_DEV_MAILBOX0 96
 144 #define TISCI_DEV_MAIN2MCU_VD 97
 145 #define TISCI_DEV_MCAN0 98
 146 #define TISCI_DEV_MCAN1 99
 147 #define TISCI_DEV_MCU_MCRC64_0 100
 148 #define TISCI_DEV_MCU2MAIN_VD 101
 149 #define TISCI_DEV_I2C0 102
 150 #define TISCI_DEV_I2C1 103
 151 #define TISCI_DEV_I2C2 104
 152 #define TISCI_DEV_I2C3 105
 153 #define TISCI_DEV_MCU_I2C0 106
 154 #define TISCI_DEV_MCU_I2C1 107
 155 #define TISCI_DEV_MSRAM_256K0 108
 156 #define TISCI_DEV_MSRAM_256K1 109
 157 #define TISCI_DEV_MSRAM_256K2 110
 158 #define TISCI_DEV_MSRAM_256K3 111
 159 #define TISCI_DEV_MSRAM_256K4 112
 160 #define TISCI_DEV_MSRAM_256K5 113
 161 #define TISCI_DEV_PCIE0 114
 162 #define TISCI_DEV_POSTDIV1_16FFT1 115
 163 #define TISCI_DEV_POSTDIV4_16FF0 116
 164 #define TISCI_DEV_POSTDIV4_16FF2 117
 165 #define TISCI_DEV_PSRAMECC0 118
 166 #define TISCI_DEV_R5FSS0 119
 167 #define TISCI_DEV_R5FSS1 120
 168 #define TISCI_DEV_R5FSS0_CORE0 121
 169 #define TISCI_DEV_R5FSS0_CORE1 122
 170 #define TISCI_DEV_R5FSS1_CORE0 123
 171 #define TISCI_DEV_R5FSS1_CORE1 124
 172 #define TISCI_DEV_RTI0 125
 173 #define TISCI_DEV_RTI1 126
 174 #define TISCI_DEV_RTI8 127
 175 #define TISCI_DEV_RTI9 128
 176 #define TISCI_DEV_RTI10 130
 177 #define TISCI_DEV_RTI11 131
 178 #define TISCI_DEV_MCU_RTI0 132
 179 #define TISCI_DEV_SA2_UL0 133
 180 #define TISCI_DEV_COMPUTE_CLUSTER0 134
 181 #define TISCI_DEV_A53SS0_CORE_0 135
 182 #define TISCI_DEV_A53SS0_CORE_1 136
 183 #define TISCI_DEV_A53SS0 137
 184 #define TISCI_DEV_DDR16SS0 138
 185 #define TISCI_DEV_PSC0 139
 186 #define TISCI_DEV_MCU_PSC0 140
 187 #define TISCI_DEV_MCSPI0 141
 188 #define TISCI_DEV_MCSPI1 142
 189 #define TISCI_DEV_MCSPI2 143
 190 #define TISCI_DEV_MCSPI3 144
 191 #define TISCI_DEV_MCSPI4 145
 192 #define TISCI_DEV_UART0 146
 193 #define TISCI_DEV_MCU_MCSPI0 147
 194 #define TISCI_DEV_MCU_MCSPI1 148
 195 #define TISCI_DEV_MCU_UART0 149
 196 #define TISCI_DEV_SPINLOCK0 150
 197 #define TISCI_DEV_TIMERMGR0 151
 198 #define TISCI_DEV_UART1 152
 199 #define TISCI_DEV_UART2 153
 200 #define TISCI_DEV_UART3 154
 201 #define TISCI_DEV_UART4 155
 202 #define TISCI_DEV_UART5 156
 203 #define TISCI_DEV_BOARD0 157
 204 #define TISCI_DEV_UART6 158
 205 #define TISCI_DEV_MCU_UART1 160
 206 #define TISCI_DEV_USB0 161
 207 #define TISCI_DEV_SERDES_10G0 162
 208 #define TISCI_DEV_PBIST0 163
 209 #define TISCI_DEV_PBIST1 164
 210 #define TISCI_DEV_PBIST2 165
 211 #define TISCI_DEV_PBIST3 166
 212 #define TISCI_DEV_COMPUTE_CLUSTER0_PBIST_0 167
 213
 214 #endif /* SOC_TISCI_DEVICES_H */
 215
 216 /* @} */