[WIP][PDK-8726] Separate OSPI tests keeping memory cached/non-cached
[processor-sdk/pdk.git] / packages / ti / drv / spi / test / ospi_flash / am64x / cached / r5_mpu.xs
1 /*
2  * Copyright (c) 2019, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32 /*
33  *  ======== event_MPU.xs ========
34  *  MPU Settings for am64x device's Cortex-R5F
35  */
37 /*
38  *  -------------------------------------------------------------------------------------------------------------
39  * | Id | Base Address | Size | En | Cacheable                                 | XN | AccPerm             | Mask |
40  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
41  * | 0  | 0x00000000   | 4GB  | T  | uncacheable, Shareable                    | F  | RW at PL 1 & PL 2   | 0x0  |
42  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
43  * | 1  | 0 (local TCM)| 32K  | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
44  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
45  * | 2  | 0x41000000   | 32K  | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
46  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
47  * | 3  | 0x41010000   | 32K  | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
48  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
49  * | 4  | 0x41C00000   | 1MB  | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
50  *  -------------------------------------------------------------------------------------------------------------
51  * | 5  | 0x70000000   | 8MB  | T  | MSMC Ram - Cachable                       | F  | RW at PL 1          | 0x0  |
52  *  -------------------------------------------------------------------------------------------------------------
53  * | 6  | 0x80000000   | 2GB  | T  | DDR - Strongly Ordered, Shareable         | F  | RW at PL 1 & PL 3   | 0x0  |
54  *  -------------------------------------------------------------------------------------------------------------
55  * | 7  | 0xA5000000   | 8MB  | T  | DDR (VRing Buffer) - Uncacheble           | F  | RW at PL 1 & PL 3   | 0x0  |
56  * |-------------------------------------------------------------------------------------------------------------|
57  * | 8  | 0x50000000   | 64MB | T  | OSPI flash memory - Cacheable                    | F  | RW at PL 1          | 0x0  |
58  *  --------------------------------------------------------------------------------------------------------------------
59  */
61 /*
62  * Note: Marking a region as shareable will cause the region to behave as outer shareable with write through
63  *       no write-allocate caching policy irrespective of the actual cache policy set. Therefore, only select
64  *       regions that are actually shared outside the R5 CPUSS must be marked as shared.
65  */
67 var MPU = xdc.useModule('ti.sysbios.family.arm.MPU');
68 MPU.enableMPU = true;
69 MPU.enableBackgroundRegion = true;
71 var attrs = new MPU.RegionAttrs();
72 MPU.initRegionAttrsMeta(attrs);
74 /* This entry covers the whole 32 bit memory range
75    Address: 0x00000000-0xffffffff */
76 attrs.enable = true;
77 attrs.bufferable = false;
78 attrs.cacheable = false;
79 attrs.shareable = true;
80 attrs.noExecute = true;
81 attrs.accPerm = 1;          /* RW at PL1 */
82 attrs.tex = 0;
83 attrs.subregionDisableMask = 0;
84 MPU.setRegionMeta(0, 0x00000000, MPU.RegionSize_4G, attrs);
86 /* This entry covers the ATCM mapped to 0 */
87 attrs.enable = true;
88 attrs.bufferable = true;
89 attrs.cacheable = true;
90 attrs.shareable = true;
91 attrs.noExecute = false;
92 attrs.accPerm = 1;          /* RW at PL1 */
93 attrs.tex = 1;
94 attrs.subregionDisableMask = 0;
95 MPU.setRegionMeta(1, 0x00000000, MPU.RegionSize_32K, attrs);
97 /* This entry covers ATCM if mapped to 0x41000000 */
98 attrs.enable = true;
99 attrs.bufferable = true;
100 attrs.cacheable = true;
101 attrs.shareable = false;
102 attrs.noExecute = false;
103 attrs.accPerm = 1;          /* RW at PL1 */
104 attrs.tex = 1;
105 attrs.subregionDisableMask = 0;
106 MPU.setRegionMeta(2, 0x41000000, MPU.RegionSize_32K, attrs);
108 /* This entry covers BTCM if mapped to 0x41010000 */
109 attrs.enable = true;
110 attrs.bufferable = true;
111 attrs.cacheable = true;
112 attrs.shareable = false;
113 attrs.noExecute = false;
114 attrs.accPerm = 1;          /* RW at PL1 */
115 attrs.tex = 1;
116 attrs.subregionDisableMask = 0x0;
117 MPU.setRegionMeta(3, 0x41010000, MPU.RegionSize_32K, attrs);
119 /* This entry covers RAM0 */
120 attrs.enable = true;
121 attrs.bufferable = true;
122 attrs.cacheable = true;
123 attrs.shareable = false;
124 attrs.noExecute = false;
125 attrs.accPerm = 1;          /* RW at PL1 */
126 attrs.tex = 1;
127 attrs.subregionDisableMask = 0;
128 MPU.setRegionMeta(4, 0x41C00000, MPU.RegionSize_1M, attrs);
130 /* This entry covers MSMC SRAM */
131 attrs.enable = true;
132 attrs.bufferable = true;
133 attrs.cacheable = true;
134 attrs.shareable = false;
135 attrs.noExecute = false;
136 attrs.accPerm = 1;          /* RW at PL1 */
137 attrs.tex = 1;
138 attrs.subregionDisableMask = 0;
139 MPU.setRegionMeta(5, 0x70000000, MPU.RegionSize_8M, attrs);
141 /* This entry covers DDR memory */
142 attrs.enable = true;
143 attrs.bufferable = true;
144 attrs.cacheable = true;
145 attrs.shareable = false;
146 attrs.noExecute = false;
147 attrs.accPerm = 0x3;          /* RW at PL1 & PL2 */
148 attrs.tex = 1;
149 attrs.subregionDisableMask = 0;
150 MPU.setRegionMeta(6, 0x80000000, MPU.RegionSize_2G, attrs);
152 /* Ring Buffer uncached.... */
153 attrs.enable = true;
154 attrs.bufferable = false;
155 attrs.cacheable = false;
156 attrs.shareable = true;
157 attrs.noExecute = true;
158 attrs.accPerm = 3;          /* RW at PL1 */
159 attrs.tex = 0;
160 attrs.subregionDisableMask = 0;
161 MPU.setRegionMeta(7, 0xA5000000, MPU.RegionSize_8M, attrs);
163 attrs.enable = true;
164 attrs.bufferable = true;
165 attrs.cacheable = true;
166 attrs.shareable = false;
167 attrs.noExecute = false;
168 attrs.accPerm = 1;          /* RW at PL1 */
169 attrs.tex = 1;
170 attrs.subregionDisableMask = 0;
171 MPU.setRegionMeta(8, 0x50000000, MPU.RegionSize_64M, attrs);