Merge branch 'release/CORESDK_07.01.00' of ssh://bitbucket.itg.ti.com/processor-sdk...
[processor-sdk/pdk.git] / packages / ti / fs / fatfs / example / console / am65xx / r5 / mpu.xs
1 /*
2  * Copyright (c) 2018, Texas Instruments Incorporated
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * *  Redistributions of source code must retain the above copyright
10  *    notice, this list of conditions and the following disclaimer.
11  *
12  * *  Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * *  Neither the name of Texas Instruments Incorporated nor the names of
17  *    its contributors may be used to endorse or promote products derived
18  *    from this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
22  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
23  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
27  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
28  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
29  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
30  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32 /*
33  *  ======== event_MPU.xs ========
34  *  MPU Settings for AM65XX device's Cortex-R5F
35  */
37 /*
38  *  -------------------------------------------------------------------------------------------------------------
39  * | Id | Base Address | Size | En | Cacheable                                 | XN | AccPerm             | Mask |
40  * |-------------------------------------------------------------------------------------------------------------|
41  * | 0  | 0x00000000   | 4GB  | T  | Strongly Ordered, Shareable               | T  | RW at PL 1          | 0x0  |
42  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
43  * | 1  | 0x00000000   | 1K   | T  | Non-cacheable, Non-Shareable              | F  | RW at PL 1          | 0x0  |
44  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
45  * | 2  | 0x41000000   | 32K  | T  | Non-cacheable Non-Shareable               | F  | RW at PL 1          | 0x0  |
46  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
47  * | 3  | 0x41010000   | 32K  | T  |Non-cacheable, Non-Shareable               | F  | RW at PL 1          | 0x0  |
48  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
49  * | 4  | 0x41C00000   | 512K | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
50  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
51  * | 5  | 0x4F800000   | 512K | T  |Write-Back, Write-Allocate, Non-Shareable  | F  | RW at PL 1          | 0x0  |
52  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
53  * | 6  | 0x70000000   | 2MB  | T  |Write-Back, Write-Allocate, Non-Shareable  | F  | RW at PL 1          | 0x0  |
54  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
55  * | 7  | 0x04000000   | 2MB  | T  |Write-Back, Write-Allocate, Non-Shareable  | F  | RW at PL 1          | 0x0  |
56  * |----|--------------|------|----|-------------------------------------------|----|---------------------|------|
57  * | 8  | 0x80000000   | 2GB  | T  | Write-Back, Write-Allocate, Non-Shareable | F  | RW at PL 1          | 0x0  |
58  *  -------------------------------------------------------------------------------------------------------------
59  */
61 /*
62  * Note: Marking a region as shareable will cause the region to behave as outer shareable with write through
63  *       no write-allocate caching policy irrespective of the actual cache policy set. Therefore, only select
64  *       regions that are actually shared outside the R5 CPUSS must be marked as shared.
65  */
67 var MPU = xdc.useModule('ti.sysbios.family.arm.MPU');
68 MPU.enableMPU = true;
69 MPU.enableBackgroundRegion = true;
71 var attrs = new MPU.RegionAttrs();
72 MPU.initRegionAttrsMeta(attrs);
74 attrs.enable = true;
75 attrs.bufferable = false;
76 attrs.cacheable = false;
77 attrs.shareable = true;
78 attrs.noExecute = true;
79 attrs.accPerm = 1;          /* RW at PL1 */
80 attrs.tex = 0;
81 attrs.subregionDisableMask = 0;
82 MPU.setRegionMeta(0, 0x00000000, MPU.RegionSize_4G, attrs);
84 attrs.enable = true;
85 attrs.bufferable = false;
86 attrs.cacheable = false;
87 attrs.shareable = false;
88 attrs.noExecute = false;
89 attrs.accPerm = 1;          /* RW at PL1 */
90 attrs.tex = 1;
91 attrs.subregionDisableMask = 0;
92 MPU.setRegionMeta(1, 0x00000000, MPU.RegionSize_32K, attrs);
94 attrs.enable = true;
95 attrs.bufferable = false;
96 attrs.cacheable = false;
97 attrs.shareable = false;
98 attrs.noExecute = false;
99 attrs.accPerm = 1;          /* RW at PL1 */
100 attrs.tex = 1;
101 attrs.subregionDisableMask = 0;
102 MPU.setRegionMeta(2, 0x41000000, MPU.RegionSize_32K, attrs);
104 attrs.enable = true;
105 attrs.bufferable = false;
106 attrs.cacheable = false;
107 attrs.shareable = false;
108 attrs.noExecute = false;
109 attrs.accPerm = 1;          /* RW at PL1 */
110 attrs.tex = 1;
111 attrs.subregionDisableMask = 0x0;
112 MPU.setRegionMeta(3, 0x41010000, MPU.RegionSize_32K, attrs);
114 attrs.enable = true;
115 attrs.bufferable = true;
116 attrs.cacheable = true;
117 attrs.shareable = false;
118 attrs.noExecute = false;
119 attrs.accPerm = 1;          /* RW at PL1 */
120 attrs.tex = 1;
121 attrs.subregionDisableMask = 0;
122 MPU.setRegionMeta(4, 0x41C00000, MPU.RegionSize_512K, attrs);
124 attrs.enable = true;
125 attrs.bufferable = true;
126 attrs.cacheable = true;
127 attrs.shareable = false;
128 attrs.noExecute = false;
129 attrs.accPerm = 1;          /* RW at PL1 */
130 attrs.tex = 1;
131 attrs.subregionDisableMask = 0;
132 MPU.setRegionMeta(5, 0x4F800000, MPU.RegionSize_512K, attrs);
135 attrs.enable = true;
136 attrs.bufferable = true;
137 attrs.cacheable = true;
138 attrs.shareable = false;
139 attrs.noExecute = false;
140 attrs.accPerm = 1;          /* RW at PL1 */
141 attrs.tex = 1;
142 attrs.subregionDisableMask = 0;
143 MPU.setRegionMeta(6, 0x70000000, MPU.RegionSize_2M, attrs);
146 attrs.enable = true;
147 attrs.bufferable = true;
148 attrs.cacheable = true;
149 attrs.shareable = false;
150 attrs.noExecute = false;
151 attrs.accPerm = 1;          /* RW at PL1 */
152 attrs.tex = 1;
153 attrs.subregionDisableMask = 0;
154 MPU.setRegionMeta(7, 0x04000000, MPU.RegionSize_2M, attrs);
156 attrs.enable = true;
157 attrs.bufferable = true;
158 attrs.cacheable = true;
159 attrs.shareable = false;
160 attrs.noExecute = false;
161 attrs.accPerm = 1;          /* RW at PL1 */
162 attrs.tex = 1;
163 attrs.subregionDisableMask = 0;
164 MPU.setRegionMeta(8, 0x80000000, MPU.RegionSize_2G, attrs);