[PDK-8726]OSPI: Separate OSPI tests keeping memory cached/non-cached
[processor-sdk/pdk.git] / packages / ti / drv / spi / test / ospi_flash / j721e / cached / baremetal_mpu_config.c
index b58e8c2cd6f48cdf3a4817dcb5cd49b2eb3e6ec1..2e5a3ce9f9764e4e038886915b863fe1af40aabe 100755 (executable)
@@ -109,7 +109,7 @@ const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =
         .memAttr          = 0U,\r
     },\r
     {\r
-        //Region 7 configuration: Covers first 32MB of EVM Flash (FSS DAT0) *\r
+        //Region 7 configuration: Covers first 64MB of EVM Flash (FSS DAT0) *\r
         .regionId         = 7U,\r
         .enable           = 1U,\r
         .baseAddr         = 0x50000000,\r
@@ -123,7 +123,10 @@ const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =
         .memAttr          = 0U,\r
     },\r
     {\r
-        //Region 8 configuration (Cahched or Non-cached for PHY tuning data based on macro): Covers last 256KB of EVM Flash (FSS DAT0) *\r
+        //Region 8 configuration: Covers last 128KB of EVM Flash (FSS DAT0) *\r
+        /* OSPI PHY tuning algorithm which runs in DAC mode needs\r
+         * cache to be disabled for this section of FSS data region.\r
+         */\r
         .regionId         = 8U,\r
         .enable           = 1U,\r
         .baseAddr         = 0x53FE0000,\r
@@ -132,9 +135,6 @@ const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =
         .exeNeverControl  = 0U,\r
         .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
         .shareable        = 0U,\r
-        /* OSPI PHY tuning algorithm which runs in DAC mode needs\r
-         * cache to be disabled for this section of FSS data region.\r
-         */\r
         .cacheable        = (uint32_t)FALSE,\r
         .cachePolicy      = 0U,\r
         .memAttr          = 0U,\r