]> Gitweb @ Texas Instruments - Open Source Git Repositories - git.TI.com/gitweb - processor-sdk/pdk.git/commitdiff
Build: FreeRTOS: AM65xx: Rename OCMC Memory in Default Linker file
authorDon Dominic <a0486429@ti.com>
Wed, 28 Apr 2021 11:16:01 +0000 (16:46 +0530)
committerSujith Shivalingappa <sujith.s@ti.com>
Thu, 29 Apr 2021 14:11:11 +0000 (09:11 -0500)
- Renamed the Memory 'OCMC' to 'OCMC_RAM'
- To allign with the same for j721e/j7200

Signed-off-by: Don Dominic <a0486429@ti.com>
packages/ti/build/am65xx/linker_r5_freertos.lds

index 89942de99afd751836e5116c3402d78f2ee08d75..d4902d395a5d5e755a6b941ff8d42f4727b931c3 100644 (file)
@@ -47,7 +47,7 @@ MEMORY
 
     VECTORS                     (RWIX)  : ORIGIN = 0x41C3E000 LENGTH = 0x00000100
     RESET_VECTORS               (RWIX)  : ORIGIN = 0x41C3E100 LENGTH = 0x00001000
-    OCMRAM                      (RWIX)  : ORIGIN = 0x41C3F100 LENGTH = 0x00040F00
+    OCMC_RAM                    (RWIX)  : ORIGIN = 0x41C3F100 LENGTH = 0x00040F00
 
     /*====================== COMPUTE_CLUSTER0_MSMC_SRAM =======================*/
     MSMC3                       (RWIX)  : ORIGIN = 0x70000000 LENGTH = 0x001EFC00
@@ -67,10 +67,10 @@ SECTIONS
 {
     .intc_text               : {} palign(8) > VECTORS
     .freertosrstvectors      : {} palign(8) > RESET_VECTORS
-    .bootCode                : {} palign(8) > OCMRAM
-    .startupCode             : {} palign(8) > OCMRAM
-    .text.hwi                : {} palign(8) > OCMRAM   
-    .startupData             : {} palign(8) > OCMRAM, type = NOINIT
+    .bootCode                : {} palign(8) > OCMC_RAM
+    .startupCode             : {} palign(8) > OCMC_RAM
+    .text.hwi                : {} palign(8) > OCMC_RAM 
+    .startupData             : {} palign(8) > OCMC_RAM, type = NOINIT
 
     .text                    : {} palign(8) > DDR0
     GROUP {