[WIP][PDK-8726]OSPI: Separate OSPI tests keeping memory cached/non-cached
authorAditya Wadhwa <a0485151@ti.com>
Thu, 11 Mar 2021 07:44:31 +0000 (13:14 +0530)
committerAnkur <ankurbaranwal@ti.com>
Thu, 11 Mar 2021 19:25:54 +0000 (13:25 -0600)
- added copyright comments
- deleted extra file

Signed-off-by: Aditya Wadhwa <a0485151@ti.com>
packages/ti/drv/spi/test/ospi_flash/am64x/cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/am64x/non_cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/j7200/cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/j7200/non_cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/j721e/cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/j721e/non_cached/baremetal_mpu_config.c
packages/ti/drv/spi/test/ospi_flash/src/override_mpu_config.c [deleted file]

index 4f9c3247d4512c5cb3272d2ac6d15920fb2386dc..bafe9cd59fb2b32f71f9202cd3de1dacf4238a5a 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
index 760d3b442f0d8e988f13ec444cee62cf6106d4a8..42639217004f228c093bcbb748b139d350e314fc 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
index 57e631216c86f2371c41e4b956f8fbb2fbbdd273..20d94d02326d84d4e930f17952305fb0a6daa103 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
index 535e8e1a814978a7ba5db864a81cf7520176788b..c1e022cc6cdbdb6c208909df3c23bcf95abdc957 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
index 2e5a3ce9f9764e4e038886915b863fe1af40aabe..c37a874b92162ac3808265a4d4754137a48745cb 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
index 252a46df0e2d2b426cadec59e1f7fcf53d9e39c3..2cefff4f3b2ae7755d232a349e59df531576ab67 100755 (executable)
@@ -1,3 +1,43 @@
+/**\r
+ *  \file   baremetal_mpu_config.c\r
+ *\r
+ *  \brief  File to override the mpu config in baremetal builds\r
+ *\r
+ */\r
+\r
+/*\r
+ * Copyright (C) 2017 - 2020 Texas Instruments Incorporated - http://www.ti.com/\r
+ *\r
+ * Redistribution and use in source and binary forms, with or without\r
+ * modification, are permitted provided that the following conditions\r
+ * are met:\r
+ *\r
+ * Redistributions of source code must retain the above copyright\r
+ * notice, this list of conditions and the following disclaimer.\r
+ *\r
+ * Redistributions in binary form must reproduce the above copyright\r
+ * notice, this list of conditions and the following disclaimer in the\r
+ * documentation and/or other materials provided with the\r
+ * distribution.\r
+ *\r
+ * Neither the name of Texas Instruments Incorporated nor the names of\r
+ * its contributors may be used to endorse or promote products derived\r
+ * from this software without specific prior written permission.\r
+ *\r
+ * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
+ * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
+ * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
+ * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
+ * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
+ * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
+ * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
+ * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
+ * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
+ * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
+ * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
+ *\r
+ */\r
+\r
 #include <ti/csl/arch/csl_arch.h>\r
 \r
 const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
diff --git a/packages/ti/drv/spi/test/ospi_flash/src/override_mpu_config.c b/packages/ti/drv/spi/test/ospi_flash/src/override_mpu_config.c
deleted file mode 100755 (executable)
index 9c4ea75..0000000
+++ /dev/null
@@ -1,163 +0,0 @@
-#include <ti/csl/arch/csl_arch.h>\r
-\r
-const CSL_ArmR5MpuRegionCfg gCslR5MpuCfg[CSL_ARM_R5F_MPU_REGIONS_MAX] =\r
-{\r
-    {\r
-        /* Region 0 configuration: complete 32 bit address space = 4Gbits */\r
-        .regionId         = 0U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x0U,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_4GB,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 1U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)FALSE,\r
-        .cachePolicy      = 0U,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 1 configuration: 128 bytes memory for exception vector execution */\r
-        .regionId         = 1U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x0U,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_128B,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_WB_WA,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 2 configuration: 1MB KB MCU MSRAM */\r
-        .regionId         = 2U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x41C00000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_512KB,\r
-\r
-#if defined (SOC_J721E) || defined (SOC_J7200)\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_1MB,\r
-#endif\r
-\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_WB_WA,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 3 configuration: 2 MB MCMS3 RAM */\r
-        .regionId         = 3U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x70000000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_2MB,\r
-\r
-#if defined (SOC_J721E)\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_8MB,\r
-#endif\r
-\r
-#if defined (SOC_J7200)\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_1MB,\r
-#endif\r
-\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_WB_WA,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 4 configuration: 2 GB DDR RAM */\r
-        .regionId         = 4U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x80000000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_2GB,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_WB_WA,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 5 configuration: 32 KB BTCM */\r
-        /* Address of ATCM/BTCM are configured via MCU_SEC_MMR registers\r
-           It can either be '0x0' or '0x41010000'. Application/Boot-loader shall\r
-           take care this configurations and linker command file shall be\r
-           in sync with this. For either of the above configurations,\r
-           MPU configurations will not changes as both regions will have same\r
-           set of permissions in almost all scenarios.\r
-           Application can chose to overwrite this MPU configuration if needed.\r
-           The same is true for the region corresponding to ATCM. */\r
-        .regionId         = 5U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x41010000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_32KB,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_NON_CACHEABLE,\r
-        .memAttr          = 0U,\r
-    },\r
-    {\r
-        /* Region 6 configuration: 32 KB ATCM */\r
-        .regionId         = 6U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x0,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_32KB,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_NON_CACHEABLE,\r
-        .memAttr          = 0U,\r
-    },\r
-#if defined (SPI_CACHE_ENABLE)\r
-    {\r
-        //Region 7 configuration: Covers first 32MB of EVM Flash (FSS DAT0) *\r
-        .regionId         = 7U,\r
-        .enable           = 1U,\r
-        .baseAddr         = 0x50000000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_64MB,\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        .cacheable        = (uint32_t)TRUE,\r
-        .cachePolicy      = CSL_ARM_R5_CACHE_POLICY_WB_WA,\r
-        .memAttr          = 0U,\r
-    },\r
-#endif\r
-    {\r
-        //Region 8 configuration (Cahched or Non-cached for PHY tuning data based on macro): Covers last 256KB of EVM Flash (FSS DAT0) *\r
-        .regionId         = 8U,\r
-        .enable           = 1U,\r
-    #if defined(SOC_AM65XX) || defined(SOC_J721E)\r
-        .baseAddr         = 0x53FE0000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_128KB,\r
-    #else\r
-        .baseAddr         = 0x53FC0000,\r
-        .size             = CSL_ARM_R5_MPU_REGION_SIZE_256KB,\r
-    #endif\r
-        .subRegionEnable  = CSL_ARM_R5_MPU_SUB_REGION_ENABLE_ALL,\r
-        .exeNeverControl  = 0U,\r
-        .accessPermission = CSL_ARM_R5_ACC_PERM_PRIV_USR_RD_WR,\r
-        .shareable        = 0U,\r
-        /* OSPI PHY tuning algorithm which runs in DAC mode needs\r
-         * cache to be disabled for this section of FSS data region.\r
-         */\r
-        .cacheable        = (uint32_t)FALSE,\r
-        .cachePolicy      = 0U,\r
-        .memAttr          = 0U,\r
-    },\r
-};\r