[AM62A] Cleaned up cache APIs.

 - Removed L2 cache related code as L2 cache is not present.
 - Updated code to enable L1D cache.
 - Using __SE0ADV(char) for waiting for the cache operation to complete.

Signed-off-by: Venkatesan Krishnamoorthy <v-krishnamoorthy@ti.com>

Migrating to SYSFW version v08.06.01

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

AM62A: Updated the C7x Exception handler with blocking loop

 - Added while(1) loops in the Exception handlers.
 - Added a global variable for storing Exception context.

Signed-off-by: Venkatesan Krishnamoorthy <v-krishnamoorthy@ti.com>

am62a: Fix leftover R5FSS0 macro names

Previous am62a commit to update the macro names missed few instances.
Fixing them.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

Migrating to SYSFW version v08.06.00

am62a: Update R5FSS0 macro names based on latest CSL

Latest CSL update changes the DM R5F domain from MAIN to WKUP. Because
of this change the macro names have been updated. Updated PDK codebase
to adapt to this change.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

Migrating to SYSFW version v08.05.03

am62x: am62ax: [SITSW-1714] HSM RAM region is added in the MPU configuration.

This is required for SBL to boot the (DM + IPC) firmware
Without this SBL is faling to load the (DM + IPC) firmware.
It fixes the issue SITSW-1714.

Signed-off-by: Venkatesan Krishnamoorthy <v-krishnamoorthy@ti.com>

[PDK-12082] osal: TaskP: Update TaskP.name type to const char *

- Update TaskP.name param type from uint8_t * to const char *
- Usage of uint8_t * for name cause MISRA issues
- Both FreeRTOS and SafeRTOS Task Create APIs accepts task name param as const char*
- Hence updating OSAL as well to allign on the same

Signed-off-by: Don Dominic <a0486429@ti.com>

udma: component.mk: Fix am62a jenkins build issue

Exclude am62a from udma_baremetal_ospi_flash_testapp build.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

Migrating to SYSFW version v08.05.01

am62x: Update R5FSS0 macro names based on latest CSL

Latest CSL update changes the DM R5F domain from MAIN to WKUP. Because
of this change the macro names have been updated. Updated PDK codebase
to adapt to this change.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

[PDK-12218] cache: update usage of CSL arm R5 Cache API

- Update usage of all CSL arm R5 Cache APIs by passing wait flag as true
- Also update Scicleint/SDTF to use OSAL APIs,
  instead of directly relying on CSL APIs

Signed-off-by: Don Dominic <a0486429@ti.com>

am62x: Move resource table and trace buffer by 1Mb

Move resource table and trace buffer inside by 1Mb,
to provide compatibility with old linux devicetree
which preserved address range starting from
0x9db00000 for DM.

Due to incompatibility with old linux devicetree
DM was crashing as old kernel was modifying
the new range 0x9da00000 where resource table
in new DM was present.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

[AM62A] Increase the value of OSAL_FREERTOS_MAX_SEMAPHOREP_PER_SOC for TIOVX components

Fix to enable HWA conformance tests in tiovx

Signed-off-by: Shubham Jain <a0492788@ti.com>

am62x am62a: Remove UDMAP_UDMA from defconfig

Remove CONFIG_UDMAP_UDMA from the config file since it is not required
for am62x am62a.

Signed-off-by: sebin francis <sebin.francis@ti.com>

sciclient: Use non sec queue for normal TISCI messages

While forwarding the messages to TIFS only use the secure queue ands
secure host ID when sending secure messages. For all other messages use
the non secure queue.

HACK: Updating the fwdStatus inside the handler is not a proper solution.
Need investigation on how this can be fixed correctly.

Signed-off-by: sebin francis <sebin.francis@ti.com>

am62x: r5: Fix IPC trace buffer cache issue

IPC trace buffer was not getting updated in DDR
if marking the whole region of 2Mb as non-cacheable.

Instead mark the VRING and Trace buffer regions
separately as non-cacheable as this fixes the issue.

Also add bsstaskstack section attribute as it is
being used by ipc echo test application.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

Migrating to SYSFW version v08.04.07

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

Migrating to SYSFW version v08.04.06

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

am62a: Change am62a folder name to am62ax

In sysfw am62a folder name was changed from am62a to am62ax. Update this
change in make files and header includes.

Signed-off-by: sebin francis <sebin.francis@ti.com>

Migrating to SYSFW version v08.04.04

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

sysfw_migrate: am62x adaptations

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

sciclient: sysfw_migrate: Sync with mainline script

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

sciclient: am62a: Folder rename to match name change in sysfw repo

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

Revert "AM62x: Support for IPC between A53<->M4"

This reverts commit a2facf1dc58949cdfeb7bd37ef8dbd6507271ed9.
As it breaks linux DM R5<->A53 IPC.

AM62x: Support for IPC between A53<->M4

Added mailbox configurations for M4 and code cleanup.

Signed-off-by: MelinaJennifer <m-jennifer@ti.com>

am62x: Move to new memory map

Move to new address ranges for DM R5
<-> A53 IPC.

Also provide mpu access to rtos-to-rtos
IPC regions.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62x: lpm: bug fix

the macro that was used in the switch case for processing TISCI message
was incorrect. Updadte the macro with correct value.

Fixes: SYSFW-5651
Signed-off-by: sebin francis <sebin.francis@ti.com>

[AM62A] Adding support for host-emualtion build

Signed-off-by: Shyam Jagannathan <shyam.jagannathan@ti.com>

[am62a] Check exception  handler for null before executing

Signed-off-by: Anshu Jain <a0132012@ti.com>

sciclient: Migrate to w2022.02-am62a tag

Update to latest am62a wakeup snapshot.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

am62a: c7x: Optimize the linker script

There are no secure vectors supported for am62a C7x.
The starting boot address needs to be 2Mb aligned.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

[Am62a] clec external event corepackIRQ registration handling for mutilple input events

Macros are addedtto get the user selected IRQ number which can
range from 0-63, unique IRQ has to be selected for different mailbox events
coming from different clusters.

For clec mapping
Reference: Am62a c7x Ks3 Clec specification

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

Code clean up

Increasing heap size for circular test case

fixing circular test build for target

Fixing malloc alignment for compressed test

[dmautils] Fix issues observed in integration

Signed-off-by: Anshu <anshu.jain@ti.com>

am62a: Update mcu1_0 clock frequency

In am62a mcu1_0 (DM R5) is running at 800 MHz, update freertos config
with this

Signed-off-by: sebin francis <sebin.francis@ti.com>

sciclient: Migrate to w2022.01-am62a tag

Update to latest am62a wakeup snapshot.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

sysfw_migrate: am62a: remove vlab and zebu variants

Remove VLAB and ZEBU variants for am62a.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

[Am62a] initialise attribute index for mmu mapping

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

[Am62a]c75x IPC mailbox cluster updates and memory map updates

Updated c7x free Rtos and IPC linker files according to the new memory map
Removed cores from memory map defines which are not required
Updated vring size for C7x mmu configurations
Updated the mailbox configurations for dm-r5 c7x a53 according to the confluence page
c75x added details for magic number

[Am62a] clec interrupt configuration update
Removed hardcoded interrupt number was added earlier for debugging purpose
and using value passed to the function arguments.

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

[AM62A] Rebased Anshu's changes

Signed-off-by: Vijay Pothukuchi <vijayp@ti.com>

Adding compression test

[dmautils] Add linker command file for am62a

Signed-off-by: anshu <anshu.jain@ti.com>

[dmautils] Automatically set DMA_UTILS_STANDALONE for am62a

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Fix build issues after rebase

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Further fixes

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Validated standalone dmautils on EVM

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Update dmautils_autoincrement_test

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Fix target build errors

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Use paths relative to PDK

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Standalone host emu working

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[dmautils] Add support for standalone dmautils build

Signed-off-by: Anshu Jain <anshu.jain@ti.com>

[AM62A] Updated C7x CGT to 3.0.0.STS

Signed-off-by: Vijay Pothukuchi <vijayp@ti.com>

am62a: build_config: Remove presil flag

Remove presil flag.

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

AM62x: UDMA support changes for AM62x.
    Add UDMA make file support changes for AM62x and AM62A.
    Fix UDMA build issues for AM62x and AM62A.
    Add qnx based cache flushing support in OSAL.
Signed-off-by: m-patil <m-patil@ti.com>

AM62x: Updated ring buffer configuration to 3MB in the R5 memory map

Signed-off-by: MelinaJennifer <m-jennifer@ti.com>

AM62x: Add QNX specific and A53<->R5 IPC changes

Added QNX specific board changes and updated Vring buffer address to avoid overlap with existing M4 region

Signed-off-by: MelinaJennifer <m-jennifer@ti.com>

Enable FVID2 and VHWA build for mcu1_0 binary for AM62A

Signed-off-by: Shubham Jain <a0492788@ti.com>

am62a: Update pdk with latest sysfw release

Update the sciclient components with p08.04.02-am62a-RC2 release

Signed-off-by: Vishal Mahaveer <vishalm@ti.com>

AM62a: Update RM IRQ Tree

Pull int he IRQ tree data from SYSFW autogen,
and update the macros to be in line with the
traditional PDK sciclient macros

Fixes: SYSFW-5556
Signed-off-by: Dillon Frank <d-frank@ti.com>

sciclient: Add support for queryfw capabilities

Add tisci message to query firmware capabilities

Fixes: SYSFW-5553
Signed-off-by: sebin francis <sebin.francis@ti.com>

AM62x: Update RM IRQ Tree

Pull in the IRQ tree data from SYSFW autogen,
and update the macros to be in line with the
traditional PDK sciclient macros

Signed-off-by: Dillon Frank <d-frank@ti.com>

DM: Fix jenkins build issue

sciclient_indirect was getting build for mcu1_0 core, but in mcu1_0
sciclient_direct is used. Filter out mcu1_0 for sciclient_indirect.

Add ifdef for trace related components in sciclient.c since it is only
applicable for DM.

Signed-off-by: sebin francis <sebin.francis@ti.com>

sciclient: Add support for new lpm tisci messages

 - Add tisci message to query the lpm wake reason
 - Add tisci message to enable/disable IO isolation

Fixes: SYSFW-5300, SYSFW-5277, SYSFW-5329
Signed-off-by: sebin francis <sebin.francis@ti.com>

DM trace: Do trace configuration

Debug trace configuration information is present in the base board
config. But base board config is only given to TIFS not to DM by the
bootloader. But DM needs to know what is the debug trace configuration
present in the board config for configuring DM's trace. During boot time
get the debug trace configuration form TIFS and configure the DM's trace

Fixes: SYSFW-5366
Signed-off-by: sebin francis <sebin.francis@ti.com>

am62a: Move to new memory map address ranges

Move to new memory map address ranges
defined by the common memory map
being used across all OS.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

[am62a] IPC c75x changes for ls2ram addresses amd mmu mapping

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

[Am62a] cgt compiler version update

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

[c75x] add extension for c75x binaries

Added for am62a c75x as compiler and ISA is changed.

Signed-off-by: Akshay Goyal <a-goyal@ti.com>

am62a: Add a new line after the last line

Add a new line after the end of last line to fix compiling issue for c7x

Signed-off-by: sebin francis <sebin.francis@ti.com>

am62a: Update pdk with latest sysfw release

Update the sciclient components with p08.04.02-am62a release

Signed-off-by: sebin francis <sebin.francis@ti.com>

am62a: remove lpm components from linker

In am62x and am62a few section of code has different run and load
address. Because of this there is hack added in the self_reset that
assumes the load and run address will always differ a constant value.
But this is not ture for am62a. lpm components are not enabled in am62a,
because of this the lpm section are empty. this creates a hole in the
memory and break the assumption that load and run address of each
section is always same. Remove the lpm section from the linker to fix
this.

Signed-off-by: sebin francis <sebin.francis@ti.com>

am62a: Update the sciserver components

C7x got added as a new processing entity. Because of this the sec proxy
thread ID where updated. Update sciserver components with the latest
sec peoxy thread IDs from sysfw.

Signed-off-by: sebin francis <sebin.francis@ti.com>

r5_mpu: am62x: Allow access to trace buffer, resource table

For AM62x, the memory carveout which resides trace buffer
and resource table is discontigous to ring buffer
so add a separate entry for the same for allowing linux to access
it and allocate 1 Mb to each.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

linker: r5: am62a: am62x: Don't align resource table

Resource table need not be aligned to 4096. The test
app works without this alignment. Same is being
followed for other SoCs e.g J7.

Remove this alignment constraint for now.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62x: Release the R5 core after self reset

As part of self reset DM is requesting for r5 processor. Release the r5
processor after self reset.

Signed-off-by: sebin francis <sebin.francis@ti.com>

ipc: main_rtos: Initialize UART before sciclient init

Unlike J7, For AM62, AM62x there are some UART prints coming
for during clock initialization which require UART to be
initialized.

Now since DM itself is running R5 IPC which runs before linux
is up we require to have the UART initialized beforehand itself.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62a: Fix for VPAC build

 Add macros so that UDMA(inside VPAC) builds.
 Macros have no runtime purpose in AM62A

Signed-off by: Aashvij Shenai <a-shenai@ti.com>

[am62a] remove am62a_evm from dm_stub soc list

Signed-off-by: Akshay <a-goyal@ti.com>

sciclient: makefile: Remove C7x from tirtos

Remove c7x from tirtos as it is not supported
for tirtos.

Signed-off-by: Akshay Goyal <a0498036@ti.com>

ipc_component.mk: Filter out am62x for unimplemented ipc apps

Don't compile for AM62x for unsupported IPC test apps.
We are only support IPC echo testb freertos for AM62x.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62x: linker_r5_freertos_btcm: Move the VRING region to the top

Use range from start of memory reserved by linux for VRINGS
using DDR_MCU1_0.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

mailbox: am62x: Add support for A53<->DM R5 IPC

Add support for AF53<->DM R5 IPC by adding relevant
entries for MCU1_0 in the driver and compilation support.

Also update ISR callback attributes as per latest changes
in the compiler.

Remove M4F stub as not fully implemented.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

ipc_soc: V5: am62x: Add support for MCU1_0

- Add MCU1_0 support.
- Remove M4F stub as not fully implemented.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

ipc: examples: Add support for AM62x

- Enable IPC echo test example for AM62x SOC
- Add linker scripts base taking reference from
  J721E.
- Add compilation support for AM62x IPC
  for A53 (linux) <-> DM R5 (MCU1_0)
- Add R5 MPU config file with VRING address
  as defined by linux devicetree.
- Remove M4F IPC stub as not fully implemented.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

[Am62a] component.mk files update for mailbox, ipc, uart, sciclient for c7x to pass jenkins build

filter out mcu1_0 from ipc_echo_test

ipc_rtos_echo_testb filter out for am62a

Signed-off-by: Akshay Goyal <a0498036@ti.com>

[Am62a] build related issues resolved after rebasing to sitara master

Signed-off-by: Akshay Goyal <a0498036@ti.com>

[Am62a] removed m4-f intances

Signed-off-by: Akshay Goyal <a0498036@ti.com>

[Am62a] offset updated for mailbox soc events

Signed-off-by: Akshay Goyal <a0498036@ti.com>

[am62a] updated mailbox configurations as per spec

Remove M4FSS configuration as it is using same user
id as R5F.

Update user id and interrupt numbers as per spec.

Co-Authored-by: Devarsh Thakkar <devarsht@ti.com>
Signed-off-by: Devarsh Thakkar <devarsht@ti.com>
Signed-off-by: Akshay Goyal <a0498036@ti.com>

[Am62a] added condtionl compilation for am62a related mmu changes

Signed-off-by: Akshay Goyal <a0498036@ti.com>

ipc: makefile.mk: Use sciserver linker script for ipc when using MCU1_0

We aligned to use same linker script for IPC with MCU1_0
and sciserver since both using DM R5.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

ipc: main_rtos: Remove App_sciclientConsoleInit as it is not defined

Remove App_sciclientConsoleInit as it is not defined here.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62a: mailbox_soc.c: Update mailbox ISR

As per the latest toolchain, code state attribute
syntax is changed, align as per the new recommendation.

Also remove unimplemented ISR's for BUILD_MCU as
we are only having definitions of ISR's for MCU1_0,
M4F_0, MPU1_0.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

am62a: mailbox_soc.c: Add interrupt numbers for R5F and C7X

Add interrupt numbers for R5F (MCU1_0) and C7X (C7X_1).

Signed-off-by: Akshay Goyal <a-goyal@ti.com>
Signed-off-by: Devarsh Thakkar <devarsht@ti.com>

mailbox_soc.h: Add mailbox instance for MCU1_0 R5F

Add mailbox instance macro for MCU1_0 R5F as it
is being used in AM62A.

Signed-off-by: Devarsh Thakkar <devarsht@ti.com>