pdk_k2g_1_0_1_0_eng/packages/ti/board/src/idkAM571x/boardPadDelayTune.h

   1 /**
   2  * Note: This file was auto-generated by TI PinMux on 2/24/2016 at 10:19:54 PM.
   3  *
   4  * \file  boardPadDelayTune.h
   5  *
   6  * \brief   This file contain manual/vritual iodelay mode definitions
   7  *
   8  * \copyright Copyright (CU) 2015 Texas Instruments Incorporated -
   9  *             http://www.ti.com/
  10  */
  11
  12 /**
  13  *  Redistribution and use in source and binary forms, with or without
  14  *  modification, are permitted provided that the following conditions
  15  *  are met:
  16  *
  17  *    Redistributions of source code must retain the above copyright
  18  *    notice, this list of conditions and the following disclaimer.
  19  *
  20  *    Redistributions in binary form must reproduce the above copyright
  21  *    notice, this list of conditions and the following disclaimer in the
  22  *    documentation and/or other materials provided with the
  23  *    distribution.
  24  *
  25  *    Neither the name of Texas Instruments Incorporated nor the names of
  26  *    its contributors may be used to endorse or promote products derived
  27  *    from this software without specific prior written permission.
  28  *
  29  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  32  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  33  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  34  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  35  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  36  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  37  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  38  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  39  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  */
  42
  43
  44
  45
  46 #define PR2_PRU1_DIR_OUT2 /* PRU-ICSS2 PRU1 IOSET2 Direct Output Mode Timings */
  47 #define PR2_PRU1_DIR_IN2 /* PRU-ICSS2 PRU1 IOSET2 Direct Input Mode Timings */
  48 #define GMAC_RGMII1_MANUAL1  /* GMAC RGMII1 with Transmit Clock Internal Delay Enabled Timings */
  49 #define QSPI_MODE3 /* QSPI Mode 3 */
  50 /*#define QSPI_MODE0 */ /* QSPI Mode 0 */
  51 #define MMC2_STD_PLB_HS_PLB_DDR_PLB  /* MMC2 Standard (Pad Loopback), High Speed (Pad Loopback), DDR (Pad Loopback) Timings */
  52 /*#define MMC2_DDR_ILBM */ /* MMC2 DDR (Internal Loopback Manual) Timings */
  53 /*#define MMC2_HS200 */ /* MMC2 HS200 Timings */
  54 /*#define MMC2_STD_ILB_HS_ILB_DDR_ILBV */ /* MMC2 Standard (Internal Loopback), High Speed (Internal Loopback), DDR (Internal Loopback Virtual) Timings */
  55 #define PR2_PRU0_DIR_IN1 /* PRU-ICSS2 PRU0 IOSET1 Direct Input Mode Timings */
  56 #define PR2_PRU0_DIR_OUT1 /* PRU-ICSS2 PRU0 IOSET1 Direct Output Mode Timings */
  57 #define PR1_PRU1_DIR_OUT /* PRU-ICSS1 PRU1 Direct Output Mode Timings */
  58 /*#define PR2_PRU1_DIR_IN1 */ /* PRU-ICSS2 PRU1 IOSET1 Direct Input Mode Timings */
  59 #define PR1_PRU1_DIR_IN /* PRU-ICSS1 PRU1 Direct Input Mode Timings */
  60 #define GMAC_RGMII0_MANUAL1 /* GMAC RGMII0 with Transmit Clock Internal Delay Enabled Timings */
  61 #define GPMC_SYNC_5 /* GPMC Synchronous Mode - 5 Load */
  62 #define MMC1_DS_HS_SDR12_SDR25_PLB_ILB_DEFAULT /* MMC1 DS (Pad Loopback), HS (Internal Loopback and Pad Loopback), SDR12 (Internal Loopback and Pad Loopback), and SDR25 Timings (Internal Loopback and Pad Loopback) Timings */
  63 /*#define MMC1_SDR_104 */ /* MMC1 SDR104 Timings */
  64 /*#define MMC1_SDR50_PLB */ /* MMC1 SDR50 (Pad Loopback) Timings */
  65 /*#define MMC1_DDR50_PLB */ /* MMC1 DDR50 (Pad Loopback) Timings */
  66 /*#define MMC1_DS_ILB */ /* MMC1 DS (Internal Loopback) Timings */
  67 /*#define MMC1_SDR50_ILB */ /* MMC1 SDR50 (Internal Loopback) Timings */
  68 /*#define MMC1_DDR50_ILB */ /* MMC1 DDR50 (Internal Loopback) Timings */
  69
  70 /* MODE RE-DEFINITIONS */
  71
  72 #ifdef PR2_PRU1_DIR_OUT2
  73      #define PR2_PRU1_DIR_OUT_MANUAL2
  74 #endif
  75 #ifdef PR2_PRU1_DIR_IN2
  76      #define PR2_PRU1_DIR_IN_MANUAL2
  77 #endif
  78 #ifdef GMAC_RGMII1_MANUAL1
  79      #define GMAC_RGMII1_MANUAL1
  80 #endif
  81 #ifdef QSPI_MODE3
  82      #define QSPI1_DEFAULT
  83 #endif
  84 #ifdef QSPI_MODE0
  85      #define QSPI1_MANUAL1
  86 #endif
  87 #ifdef MMC2_STD_PLB_HS_PLB_DDR_PLB
  88      #define MMC2_DEFAULT
  89 #endif
  90 #ifdef MMC2_DDR_ILBM
  91      #define MMC2_MANUAL2
  92 #endif
  93 #ifdef MMC2_HS200
  94      #define MMC2_MANUAL3
  95 #endif
  96 #ifdef MMC2_STD_ILB_HS_ILB_DDR_ILBV
  97      #define MMC2_VIRTUAL2
  98 #endif
  99 #ifdef PR2_PRU0_DIR_IN1
 100      #define PR2_PRU0_DIR_IN_MANUAL1
 101 #endif
 102 #ifdef PR2_PRU0_DIR_OUT1
 103      #define PR2_PRU0_DIR_OUT_MANUAL1
 104 #endif
 105 #ifdef PR1_PRU1_DIR_OUT
 106      #define PR1_PRU1_DIR_OUT_MANUAL
 107 #endif
 108 #ifdef PR2_PRU1_DIR_IN1
 109      #define PR2_PRU1_DIR_IN_MANUAL1
 110 #endif
 111 #ifdef PR1_PRU1_DIR_IN
 112      #define PR1_PRU1_DIR_IN_MANUAL
 113 #endif
 114 #ifdef GMAC_RGMII0_MANUAL1
 115      #define GMAC_RGMII0_MANUAL1
 116 #endif
 117 #ifdef GPMC_SYNC_5
 118      #define GPMC_VIRTUAL1
 119 #endif
 120 #ifdef MMC1_DS_HS_SDR12_SDR25_PLB_ILB_DEFAULT
 121      #define MMC1_DEFAULT
 122 #endif
 123 #ifdef MMC1_SDR_104
 124      #define MMC1_MANUAL2
 125 #endif
 126 #ifdef MMC1_SDR50_PLB
 127      #define MMC1_VIRTUAL1
 128 #endif
 129 #ifdef MMC1_DDR50_PLB
 130      #define MMC1_VIRTUAL2
 131 #endif
 132 #ifdef MMC1_DS_ILB
 133      #define MMC1_VIRTUAL4
 134 #endif
 135 #ifdef MMC1_SDR50_ILB
 136      #define MMC1_VIRTUAL5
 137 #endif
 138 #ifdef MMC1_DDR50_ILB
 139      #define MMC1_VIRTUAL6
 140 #endif