psdk_cust/pdk_k2g_1_0_1_2_eng/packages/ti/board/src/evmK2E/include/board_pll.h

   1 /******************************************************************************
   2  * Copyright (c) 2015 Texas Instruments Incorporated - http://www.ti.com
   3  *
   4  *  Redistribution and use in source and binary forms, with or without
   5  *  modification, are permitted provided that the following conditions
   6  *  are met:
   7  *
   8  *    Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  *
  11  *    Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the
  14  *    distribution.
  15  *
  16  *    Neither the name of Texas Instruments Incorporated nor the names of
  17  *    its contributors may be used to endorse or promote products derived
  18  *    from this software without specific prior written permission.
  19  *
  20  *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  21  *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  22  *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  23  *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  24  *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  25  *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  26  *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  27  *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  28  *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  29  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  30  *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  *****************************************************************************/
  33
  34 #ifndef EVM_K2E_PLL_H
  35 #define EVM_K2E_PLL_H
  36
  37 /** \brief Keystone Main/PA/ARM PLL control registers */
  38
  39 /* Main/PA/DDR3 PLLC0 Register Bits */
  40 #define PLL_BWADJ_LO_SMASK      CSL_BOOTCFG_MAIN_PLL_CTL0_BWADJ_MASK
  41 #define PLL_BWADJ_LO_SHIFT      CSL_BOOTCFG_MAIN_PLL_CTL0_BWADJ_SHIFT
  42 #define PLL_BWADJ_LO_MASK       (PLL_BWADJ_LO_SMASK >> PLL_BWADJ_LO_SHIFT)
  43 #define PLL_CLKOD_SMASK         CSL_BOOTCFG_PASS_PLL_CTL0_CLKOD_MASK
  44 #define PLL_CLKOD_SHIFT         CSL_BOOTCFG_PASS_PLL_CTL0_CLKOD_SHIFT
  45 #define PLL_CLKOD_MASK          (CSL_BOOTCFG_PASS_PLL_CTL0_CLKOD_MASK >> PLL_CLKOD_SHIFT)
  46 #define PLLM_MULT_HI_SMASK      CSL_BOOTCFG_MAIN_PLL_CTL0_PLLM_MASK
  47 #define PLL_MULT_SHIFT          CSL_BOOTCFG_PASS_PLL_CTL0_PLLM_SHIFT
  48 #define PLL_DIV_MASK            CSL_BOOTCFG_MAIN_PLL_CTL0_PLLD_MASK
  49
  50 /* Main/ARM/PA PLLC1 Register Bits */
  51 #define PLL_BWADJ_HI_MASK       CSL_BOOTCFG_MAIN_PLL_CTL1_BWADJ_MASK
  52 #define PLL_PLLRST              CSL_BOOTCFG_PASS_PLL_CTL1_PLLRST_MASK
  53 #define PLLCTL_ENSAT            CSL_BOOTCFG_MAIN_PLL_CTL1_ENSAT_MASK
  54 #define MAIN_ENSAT_OFFSET       CSL_BOOTCFG_MAIN_PLL_CTL1_ENSAT_SHIFT
  55 #define PA_PLL_SEL              CSL_BOOTCFG_PASS_PLL_CTL1_PLLSEL_MASK
  56
  57 /** \brief PLL controller registers */
  58
  59 /* PLLC Register Base address */
  60 #define PLLCTL_REGS_BASE_ADDR   CSL_PLLC_REGS
  61
  62 /* PLLC PLLCTL Register Bits */
  63 #define PLLCTL_PLLENSRC         CSL_PLLC_PLLCTL_PLLENSRC_MASK
  64 #define PLLCTL_PLLRST           CSL_PLLC_PLLCTL_PLLRST_MASK
  65 #define PLLCTL_PLLPWRDN         CSL_PLLC_PLLCTL_PLLPWRDN_MASK
  66 #define PLLCTL_PLLEN            CSL_PLLC_PLLCTL_PLLEN_MASK
  67
  68 /* PLLC SECCTL Register Bits */
  69 #define PLLCTL_BYPASS           CSL_PLLC_SECCTL_BYPASS_MASK
  70
  71 /* PLLC PLLM Bits */
  72 #define PLLM_MULT_LO_MASK       CSL_PLLC_PLLM_PLLM_MASK
  73
  74 /* PLLC PLLDIV Bits */
  75 #define PLLDIV_ENABLE           CSL_PLLC_PLLDIV1_3_DNEN_MASK
  76 #define PLLM_RATIO_DIV1         (PLLDIV_ENABLE | 0x0)
  77 #define PLLM_RATIO_DIV2         (PLLDIV_ENABLE | 0x0)
  78 #define PLLM_RATIO_DIV3         (PLLDIV_ENABLE | 0x1)
  79 #define PLLM_RATIO_DIV4         (PLLDIV_ENABLE | 0x4)
  80 #define PLLM_RATIO_DIV5         (PLLDIV_ENABLE | 0x17)
  81
  82 /* PLLC PLLCMD Bits */
  83 #define PLLSTAT_GO              CSL_PLLC_PLLCMD_GOSET_MASK
  84
  85 /* Keystone II Chip misc 1 register */
  86 #define KS2_CHIP_MISC1          (CSL_BOOT_CFG_REGS + 0xc7c)
  87 #define KS2_ARM_PLL_EN          CSL_BOOTCFG_CHIP_MISC1_TETRIS_PLL_ENABLE_MASK
  88
  89 #endif  /* EVM_K2E_PLL_H */