]> Gitweb @ Texas Instruments - Open Source Git Repositories - git.TI.com/gitweb - processor-sdk/performance-audio-sr.git/blob - psdk_cust/pdk_k2g_1_0_1_2_eng/packages/ti/boot/sbl/example/ipu2MulticoreApp/lnk_cpu0.cmd
PASDK-319:Update PDK eng to 1.0.1.2.
[processor-sdk/performance-audio-sr.git] / psdk_cust / pdk_k2g_1_0_1_2_eng / packages / ti / boot / sbl / example / ipu2MulticoreApp / lnk_cpu0.cmd
3 -stack  0x00500000                            /* SOFTWARE STACK SIZE    */
4 -heap   0x00500000                         /* HEAP AREA SIZE            */
5 -e      _c_int00
7 /* SPECIFY THE SYSTEM MEMORY MAP */
9 MEMORY
10 {
11     IRAM_MEM:     org = 0x00800000 len = 0x8000      /*   RAM 0x1FBFF*/
12     /*CODE SECTION - 20MB*/
13     /*DATA SECTION - 10MB*/
14     /*STACK - 5MB*/
15     /*HEAP - 5MB*/
16     DDR3_MPU_CPU0_CODE : org = 0x90000000,len = 0x01400000
17     DDR3_MPU_CPU0_DATA :  org = 0x91400000, len = 0x00A00000
18     DDR3_MPU_CPU0_STACK : org = 0x91E00000, len = 0x00500000
19     DDR3_MPU_CPU0_HEAP :  org = 0x92300000, len = 0x00500000
21     DDR3_IPU1_CPU0_CODE : org = 0x93200000,len = 0x01400000
22     DDR3_IPU1_CPU0_DATA :  org = 0x94600000, len = 0x00A00000
23     DDR3_IPU1_CPU0_STACK : org = 0x95000000, len = 0x00500000
24     DDR3_IPU1_CPU0_HEAP :  org = 0x95500000, len = 0x00500000
26     DDR3_IPU1_CPU1_CODE : org = 0x96400000,len = 0x01400000
27     DDR3_IPU1_CPU1_DATA :  org = 0x97800000,len = 0x00A00000
28     DDR3_IPU1_CPU1_STACK : org = 0x98200000,len = 0x00500000
29     DDR3_IPU1_CPU1_HEAP :  org = 0x98700000,len = 0x00500000
31     DDR3_IPU2_CPU0_CODE : org = 0x99600000,len = 0x01400000
32     DDR3_IPU2_CPU0_DATA :  org = 0x9AA00000,len = 0x00A00000
33     DDR3_IPU2_CPU0_STACK : org = 0x9B400000,len = 0x00500000
34     DDR3_IPU2_CPU0_HEAP :  org = 0x9B900000,len = 0x00500000
36     DDR3_IPU2_CPU1_CODE : org = 0x9C800000,len = 0x01400000
37     DDR3_IPU2_CPU1_DATA :  org = 0x9DC00000,len = 0x00A00000
38     DDR3_IPU2_CPU1_STACK : org = 0x9E600000,len = 0x00500000
39     DDR3_IPU2_CPU1_HEAP :  org = 0x9EB00000,len = 0x00500000
41     DDR3_DSP1_CODE : org = 0x83200000,len = 0x01400000
42     DDR3_DSP1_DATA : org = 0x84600000, len = 0x00A00000
43     DDR3_DSP1_STACK :org = 0x85000000, len = 0x00500000
44     DDR3_DSP1_HEAP : org = 0x85500000, len = 0x00500000
46     DDR3_DSP2_CODE : org = 0x86400000,len = 0x01400000
47     DDR3_DSP2_DATA :  org = 0x87800000,len = 0x00A00000
48     DDR3_DSP2_STACK : org = 0x88200000,len = 0x00500000
49     DDR3_DSP2_HEAP :  org = 0x88700000,len = 0x00500000
50 }
52 /* SPECIFY THE SECTIONS ALLOCATION INTO MEMORY */
54 SECTIONS
55 {
56     .intvecs : load > IRAM_MEM
57     .init    : load > DDR3_IPU2_CPU0_CODE
59     .text    : load > DDR3_IPU2_CPU0_CODE /* CODE                         */
60     .data    : load > DDR3_IPU2_CPU0_DATA /* INITIALIZED GLOBAL AND STATIC VARIABLES. */
61     .bss     : load > DDR3_IPU2_CPU0_DATA /* UNINITIALIZED OR ZERO INITIALIZED */
62                                             /* GLOBAL & STATIC VARIABLES.   */
63                     RUN_START(bss_start)
64                     RUN_END(bss_end)
65     .const   : load > DDR3_IPU2_CPU0_DATA              /* GLOBAL CONSTANTS             */
66     .cinit   : load > DDR3_IPU2_CPU0_DATA
67     .stack   : load > DDR3_IPU2_CPU0_STACK            /* SOFTWARE SYSTEM STACK        */
68     .plt     : load > DDR3_IPU2_CPU0_CODE
69     .sysmem  : load > DDR3_IPU2_CPU0_DATA
70     .my_sect_ddr : load > DDR3_IPU2_CPU0_CODE
71 }