db5b3b703b967ea07271df78b3c42b5029ff4b0c
[sitara-epos/sitara-epos-kernel.git] / arch / arm / plat-omap / include / plat / am33xx.h
1 /*
2  * This file contains the address info for various AM33XX modules.
3  *
4  * Copyright (C) 2011 Texas Instruments, Inc. - http://www.ti.com/
5  *
6  * This program is free software; you can redistribute it and/or
7  * modify it under the terms of the GNU General Public License as
8  * published by the Free Software Foundation version 2.
9  *
10  * This program is distributed "as is" WITHOUT ANY WARRANTY of any
11  * kind, whether express or implied; without even the implied warranty
12  * of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  */
16 #ifndef __ASM_ARCH_AM33XX_H
17 #define __ASM_ARCH_AM33XX_H
19 #define L4_SLOW_AM33XX_BASE     0x48000000
21 #define AM33XX_SCM_BASE         0x44E10000
22 #define AM33XX_CTRL_BASE        AM33XX_SCM_BASE
23 #define AM33XX_PRCM_BASE        0x44E00000
25 #define AM33XX_EMIF0_BASE       0x4C000000
27 #define AM33XX_GPIO0_BASE       0x44E07000
28 #define AM33XX_GPIO1_BASE       0x4804C000
29 #define AM33XX_GPIO2_BASE       0x481AC000
30 #define AM33XX_GPIO3_BASE       0x481AE000
32 #define AM33XX_TIMER0_BASE      0x44E05000
33 #define AM33XX_TIMER1_BASE      0x44E31000
34 #define AM33XX_TIMER2_BASE      0x48040000
35 #define AM33XX_TIMER3_BASE      0x48042000
36 #define AM33XX_TIMER4_BASE      0x48044000
37 #define AM33XX_TIMER5_BASE      0x48046000
38 #define AM33XX_TIMER6_BASE      0x48048000
39 #define AM33XX_TIMER7_BASE      0x4804A000
41 #define AM33XX_WDT1_BASE        0x44E35000
43 #define AM33XX_TSC_BASE         0x44E0D000
44 #define AM33XX_RTC_BASE         0x44E3E000
46 #define AM33XX_D_CAN0_BASE      0x481CC000
47 #define AM33XX_D_CAN1_BASE      0x481D0000
49 #define AM33XX_ASP0_BASE        0x48038000
50 #define AM33XX_ASP1_BASE        0x4803C000
52 #define AM33XX_MAILBOX0_BASE    0x480C8000
54 #define AM33XX_MMC0_BASE        0x48060100
55 #define AM33XX_MMC1_BASE        0x481D8100
56 #define AM33XX_MMC2_BASE        0x47810100
58 #define AM33XX_I2C0_BASE        0x44E0B000
59 #define AM33XX_I2C1_BASE        0x4802A000
60 #define AM33XX_I2C2_BASE        0x4819C000
62 #define AM33XX_SPI0_BASE        0x48030000
63 #define AM33XX_SPI1_BASE        0x481A0000
65 #define AM33XX_DCAN0_BASE       0x481CC000
66 #define AM33XX_DCAN1_BASE       0x481D0000
68 #define AM33XX_USBSS_BASE       0x47400000
69 #define AM33XX_USB0_BASE        0x47401000
70 #define AM33XX_USB1_BASE        0x47401800
72 #define AM33XX_ELM_BASE         0x48080000
74 #define AM33XX_ASP0_BASE        0x48038000
75 #define AM33XX_ASP1_BASE        0x4803C000
77 #define AM33XX_CPSW_BASE       0x4A100000
78 #define AM33XX_CPSW_MDIO_BASE  0x4A101000
79 #define AM33XX_CPSW_SS_BASE    0x4A101200
81 #define AM33XX_ICSS_BASE        0x4A300000
82 #define AM33XX_ICSS_LEN         0x3FFFF
84 #endif /* __ASM_ARCH_AM33XX_H */