929da0b8b49a8f54ae34246dd379be6f2c0343bc
[sitara-epos/sitara-epos-kernel.git] / drivers / usb / musb / musb_core.c
1 /*
2  * MUSB OTG driver core code
3  *
4  * Copyright 2005 Mentor Graphics Corporation
5  * Copyright (C) 2005-2006 by Texas Instruments
6  * Copyright (C) 2006-2007 Nokia Corporation
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License
10  * version 2 as published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but
13  * WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
15  * General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
20  * 02110-1301 USA
21  *
22  * THIS SOFTWARE IS PROVIDED "AS IS" AND ANY EXPRESS OR IMPLIED
23  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
24  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
25  * NO EVENT SHALL THE AUTHORS BE LIABLE FOR ANY DIRECT, INDIRECT,
26  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
27  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
28  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
29  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
30  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
31  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
32  *
33  */
35 /*
36  * Inventra (Multipoint) Dual-Role Controller Driver for Linux.
37  *
38  * This consists of a Host Controller Driver (HCD) and a peripheral
39  * controller driver implementing the "Gadget" API; OTG support is
40  * in the works.  These are normal Linux-USB controller drivers which
41  * use IRQs and have no dedicated thread.
42  *
43  * This version of the driver has only been used with products from
44  * Texas Instruments.  Those products integrate the Inventra logic
45  * with other DMA, IRQ, and bus modules, as well as other logic that
46  * needs to be reflected in this driver.
47  *
48  *
49  * NOTE:  the original Mentor code here was pretty much a collection
50  * of mechanisms that don't seem to have been fully integrated/working
51  * for *any* Linux kernel version.  This version aims at Linux 2.6.now,
52  * Key open issues include:
53  *
54  *  - Lack of host-side transaction scheduling, for all transfer types.
55  *    The hardware doesn't do it; instead, software must.
56  *
57  *    This is not an issue for OTG devices that don't support external
58  *    hubs, but for more "normal" USB hosts it's a user issue that the
59  *    "multipoint" support doesn't scale in the expected ways.  That
60  *    includes DaVinci EVM in a common non-OTG mode.
61  *
62  *      * Control and bulk use dedicated endpoints, and there's as
63  *        yet no mechanism to either (a) reclaim the hardware when
64  *        peripherals are NAKing, which gets complicated with bulk
65  *        endpoints, or (b) use more than a single bulk endpoint in
66  *        each direction.
67  *
68  *        RESULT:  one device may be perceived as blocking another one.
69  *
70  *      * Interrupt and isochronous will dynamically allocate endpoint
71  *        hardware, but (a) there's no record keeping for bandwidth;
72  *        (b) in the common case that few endpoints are available, there
73  *        is no mechanism to reuse endpoints to talk to multiple devices.
74  *
75  *        RESULT:  At one extreme, bandwidth can be overcommitted in
76  *        some hardware configurations, no faults will be reported.
77  *        At the other extreme, the bandwidth capabilities which do
78  *        exist tend to be severely undercommitted.  You can't yet hook
79  *        up both a keyboard and a mouse to an external USB hub.
80  */
82 /*
83  * This gets many kinds of configuration information:
84  *      - Kconfig for everything user-configurable
85  *      - platform_device for addressing, irq, and platform_data
86  *      - platform_data is mostly for board-specific informarion
87  *        (plus recentrly, SOC or family details)
88  *
89  * Most of the conditional compilation will (someday) vanish.
90  */
92 #include <linux/module.h>
93 #include <linux/kernel.h>
94 #include <linux/sched.h>
95 #include <linux/slab.h>
96 #include <linux/init.h>
97 #include <linux/list.h>
98 #include <linux/kobject.h>
99 #include <linux/prefetch.h>
100 #include <linux/platform_device.h>
101 #include <linux/io.h>
103 #include "musb_core.h"
107 #define DRIVER_AUTHOR "Mentor Graphics, Texas Instruments, Nokia"
108 #define DRIVER_DESC "Inventra Dual-Role USB Controller Driver"
110 #define MUSB_VERSION "6.0"
112 #define DRIVER_INFO DRIVER_DESC ", v" MUSB_VERSION
114 #define MUSB_DRIVER_NAME "musb-hdrc"
115 const char musb_driver_name[] = MUSB_DRIVER_NAME;
117 MODULE_DESCRIPTION(DRIVER_INFO);
118 MODULE_AUTHOR(DRIVER_AUTHOR);
119 MODULE_LICENSE("GPL");
120 MODULE_ALIAS("platform:" MUSB_DRIVER_NAME);
122 u8 (*musb_readb)(const void __iomem *addr, unsigned offset);
123 EXPORT_SYMBOL_GPL(musb_readb);
124 void (*musb_writeb)(void __iomem *addr, unsigned offset, u8 data);
125 EXPORT_SYMBOL_GPL(musb_writeb);
127 /*-------------------------------------------------------------------------*/
129 static inline struct musb *dev_to_musb(struct device *dev)
131         return dev_get_drvdata(dev);
134 /*-------------------------------------------------------------------------*/
136 #ifndef CONFIG_BLACKFIN
138 /*
139  * TUSB6010 doesn't allow 8-bit access; 16-bit access is the minimum.
140  */
141 static inline u8 __tusb_musb_readb(const void __iomem *addr, unsigned offset)
143         u16 tmp;
144         u8 val;
146         tmp = __raw_readw(addr + (offset & ~1));
147         if (offset & 1)
148                 val = (tmp >> 8);
149         else
150                 val = tmp & 0xff;
152         return val;
155 static inline void __tusb_musb_writeb(void __iomem *addr, unsigned offset,
156                                         u8 data)
158         u16 tmp;
160         tmp = __raw_readw(addr + (offset & ~1));
161         if (offset & 1)
162                 tmp = (data << 8) | (tmp & 0xff);
163         else
164                 tmp = (tmp & 0xff00) | data;
166         __raw_writew(tmp, addr + (offset & ~1));
169 static inline u8 __musb_readb(const void __iomem *addr, unsigned offset)
170         { return __raw_readb(addr + offset); }
172 static inline void __musb_writeb(void __iomem *addr, unsigned offset, u8 data)
173         { __raw_writeb(data, addr + offset); }
175 static int musb_ulpi_read(struct otg_transceiver *otg, u32 offset)
177         void __iomem *addr = otg->io_priv;
178         int     i = 0;
179         u8      r;
180         u8      power;
182         /* Make sure the transceiver is not in low power mode */
183         power = musb_readb(addr, MUSB_POWER);
184         power &= ~MUSB_POWER_SUSPENDM;
185         musb_writeb(addr, MUSB_POWER, power);
187         /* REVISIT: musbhdrc_ulpi_an.pdf recommends setting the
188          * ULPICarKitControlDisableUTMI after clearing POWER_SUSPENDM.
189          */
191         musb_writeb(addr, MUSB_ULPI_REG_ADDR, (u8)offset);
192         musb_writeb(addr, MUSB_ULPI_REG_CONTROL,
193                         MUSB_ULPI_REG_REQ | MUSB_ULPI_RDN_WR);
195         while (!(musb_readb(addr, MUSB_ULPI_REG_CONTROL)
196                                 & MUSB_ULPI_REG_CMPLT)) {
197                 i++;
198                 if (i == 10000)
199                         return -ETIMEDOUT;
201         }
202         r = musb_readb(addr, MUSB_ULPI_REG_CONTROL);
203         r &= ~MUSB_ULPI_REG_CMPLT;
204         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, r);
206         return musb_readb(addr, MUSB_ULPI_REG_DATA);
209 static int musb_ulpi_write(struct otg_transceiver *otg,
210                 u32 offset, u32 data)
212         void __iomem *addr = otg->io_priv;
213         int     i = 0;
214         u8      r = 0;
215         u8      power;
217         /* Make sure the transceiver is not in low power mode */
218         power = musb_readb(addr, MUSB_POWER);
219         power &= ~MUSB_POWER_SUSPENDM;
220         musb_writeb(addr, MUSB_POWER, power);
222         musb_writeb(addr, MUSB_ULPI_REG_ADDR, (u8)offset);
223         musb_writeb(addr, MUSB_ULPI_REG_DATA, (u8)data);
224         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, MUSB_ULPI_REG_REQ);
226         while (!(musb_readb(addr, MUSB_ULPI_REG_CONTROL)
227                                 & MUSB_ULPI_REG_CMPLT)) {
228                 i++;
229                 if (i == 10000)
230                         return -ETIMEDOUT;
231         }
233         r = musb_readb(addr, MUSB_ULPI_REG_CONTROL);
234         r &= ~MUSB_ULPI_REG_CMPLT;
235         musb_writeb(addr, MUSB_ULPI_REG_CONTROL, r);
237         return 0;
239 #else
240 static inline u8 __musb_readb(const void __iomem *addr, unsigned offset)
241         { return (u8) (bfin_read16(addr + offset)); }
243 static inline void __musb_writeb(void __iomem *addr, unsigned offset, u8 data)
244         { bfin_write16(addr + offset, (u16) data); }
246 #define musb_ulpi_read          NULL
247 #define musb_ulpi_write         NULL
248 #endif
250 static struct otg_io_access_ops musb_ulpi_access = {
251         .read = musb_ulpi_read,
252         .write = musb_ulpi_write,
253 };
255 /*
256  * Load an endpoint's FIFO
257  */
258 void musb_write_fifo(struct musb_hw_ep *hw_ep, u16 len, const u8 *src)
260         struct musb *musb = hw_ep->musb;
261         void __iomem *fifo = hw_ep->fifo;
263         prefetch((u8 *)src);
265         dev_dbg(musb->controller, "%cX ep%d fifo %p count %d buf %p\n",
266                         'T', hw_ep->epnum, fifo, len, src);
268         /* we can't assume unaligned reads work */
269         if (likely((0x01 & (unsigned long) src) == 0)) {
270                 u16     index = 0;
272                 /* best case is 32bit-aligned source address */
273                 if ((0x02 & (unsigned long) src) == 0) {
274                         if (len >= 4) {
275                                 writesl(fifo, src + index, len >> 2);
276                                 index += len & ~0x03;
277                         }
278                         if (len & 0x02) {
279                                 musb_writew(fifo, 0, *(u16 *)&src[index]);
280                                 index += 2;
281                         }
282                 } else {
283                         if (len >= 2) {
284                                 writesw(fifo, src + index, len >> 1);
285                                 index += len & ~0x01;
286                         }
287                 }
288                 if (len & 0x01)
289                         musb_writeb(fifo, 0, src[index]);
290         } else  {
291                 /* byte aligned */
292                 writesb(fifo, src, len);
293         }
295 EXPORT_SYMBOL_GPL(musb_write_fifo);
297 /*
298  * Unload an endpoint's FIFO
299  */
300 void musb_read_fifo(struct musb_hw_ep *hw_ep, u16 len, u8 *dst)
302         struct musb *musb = hw_ep->musb;
303         void __iomem *fifo = hw_ep->fifo;
305         dev_dbg(musb->controller, "%cX ep%d fifo %p count %d buf %p\n",
306                         'R', hw_ep->epnum, fifo, len, dst);
308         /* we can't assume unaligned writes work */
309         if (likely((0x01 & (unsigned long) dst) == 0)) {
310                 u16     index = 0;
312                 /* best case is 32bit-aligned destination address */
313                 if ((0x02 & (unsigned long) dst) == 0) {
314                         if (len >= 4) {
315                                 readsl(fifo, dst, len >> 2);
316                                 index = len & ~0x03;
317                         }
318                         if (len & 0x02) {
319                                 *(u16 *)&dst[index] = musb_readw(fifo, 0);
320                                 index += 2;
321                         }
322                 } else {
323                         if (len >= 2) {
324                                 readsw(fifo, dst, len >> 1);
325                                 index = len & ~0x01;
326                         }
327                 }
328                 if (len & 0x01)
329                         dst[index] = musb_readb(fifo, 0);
330         } else  {
331                 /* byte aligned */
332                 readsb(fifo, dst, len);
333         }
335 EXPORT_SYMBOL_GPL(musb_read_fifo);
337 /*-------------------------------------------------------------------------*/
339 /* for high speed test mode; see USB 2.0 spec 7.1.20 */
340 static const u8 musb_test_packet[53] = {
341         /* implicit SYNC then DATA0 to start */
343         /* JKJKJKJK x9 */
344         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
345         /* JJKKJJKK x8 */
346         0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa,
347         /* JJJJKKKK x8 */
348         0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee,
349         /* JJJJJJJKKKKKKK x8 */
350         0xfe, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff,
351         /* JJJJJJJK x8 */
352         0x7f, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd,
353         /* JKKKKKKK x10, JK */
354         0xfc, 0x7e, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd, 0x7e
356         /* implicit CRC16 then EOP to end */
357 };
359 void musb_load_testpacket(struct musb *musb)
361         musb_ep_select(musb, musb->mregs, 0);
362         musb->ops->write_fifo(musb->control_ep,
363                         sizeof(musb_test_packet), musb_test_packet);
366 /*-------------------------------------------------------------------------*/
368 /*
369  * See also USB_OTG_1-3.pdf 6.6.5 Timers
370  * REVISIT: Are the other timers done in the hardware?
371  */
372 #define TB_ASE0_BRST            100     /* Min 3.125 ms */
374 /*
375  * Handles OTG hnp timeouts, such as b_ase0_brst
376  */
377 void musb_otg_timer_func(unsigned long data)
379         struct musb     *musb = (struct musb *)data;
380         unsigned long   flags;
382         spin_lock_irqsave(&musb->lock, flags);
383         switch (musb->xceiv->state) {
384         case OTG_STATE_B_WAIT_ACON:
385                 dev_dbg(musb->controller, "HNP: b_wait_acon timeout; back to b_peripheral\n");
386                 musb_g_disconnect(musb);
387                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
388                 musb->is_active = 0;
389                 break;
390         case OTG_STATE_A_WAIT_BCON:
391                 dev_dbg(musb->controller, "HNP: a_wait_bcon timeout; back to a_host\n");
392                 musb_hnp_stop(musb);
393                 break;
394         default:
395                 dev_dbg(musb->controller, "HNP: Unhandled mode %s\n",
396                         otg_state_string(musb->xceiv->state));
397         }
398         musb->ignore_disconnect = 0;
399         spin_unlock_irqrestore(&musb->lock, flags);
402 static DEFINE_TIMER(musb_otg_timer, musb_otg_timer_func, 0, 0);
404 /*
405  * Stops the B-device HNP state. Caller must take care of locking.
406  */
407 void musb_hnp_stop(struct musb *musb)
409         struct usb_hcd  *hcd = musb_to_hcd(musb);
410         void __iomem    *mbase = musb->mregs;
411         u8      reg;
413         switch (musb->xceiv->state) {
414         case OTG_STATE_A_PERIPHERAL:
415         case OTG_STATE_A_WAIT_VFALL:
416         case OTG_STATE_A_WAIT_BCON:
417                 dev_dbg(musb->controller, "HNP: Switching back to A-host\n");
418                 musb_g_disconnect(musb);
419                 musb->xceiv->state = OTG_STATE_A_IDLE;
420                 MUSB_HST_MODE(musb);
421                 musb->is_active = 0;
422                 break;
423         case OTG_STATE_B_HOST:
424                 dev_dbg(musb->controller, "HNP: Disabling HR\n");
425                 hcd->self.is_b_host = 0;
426                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
427                 MUSB_DEV_MODE(musb);
428                 reg = musb_readb(mbase, MUSB_POWER);
429                 reg |= MUSB_POWER_SUSPENDM;
430                 musb_writeb(mbase, MUSB_POWER, reg);
431                 /* REVISIT: Start SESSION_REQUEST here? */
432                 break;
433         default:
434                 dev_dbg(musb->controller, "HNP: Stopping in unknown state %s\n",
435                         otg_state_string(musb->xceiv->state));
436         }
438         /*
439          * When returning to A state after HNP, avoid hub_port_rebounce(),
440          * which cause occasional OPT A "Did not receive reset after connect"
441          * errors.
442          */
443         musb->port1_status &= ~(USB_PORT_STAT_C_CONNECTION << 16);
446 /*
447  * Interrupt Service Routine to record USB "global" interrupts.
448  * Since these do not happen often and signify things of
449  * paramount importance, it seems OK to check them individually;
450  * the order of the tests is specified in the manual
451  *
452  * @param musb instance pointer
453  * @param int_usb register contents
454  * @param devctl
455  * @param power
456  */
458 static irqreturn_t musb_stage0_irq(struct musb *musb, u8 int_usb,
459                                 u8 devctl, u8 power)
461         irqreturn_t handled = IRQ_NONE;
463         dev_dbg(musb->controller, "<== Power=%02x, DevCtl=%02x, int_usb=0x%x\n", power, devctl,
464                 int_usb);
466         /* in host mode, the peripheral may issue remote wakeup.
467          * in peripheral mode, the host may resume the link.
468          * spurious RESUME irqs happen too, paired with SUSPEND.
469          */
470         if (int_usb & MUSB_INTR_RESUME) {
471                 handled = IRQ_HANDLED;
472                 dev_dbg(musb->controller, "RESUME (%s)\n", otg_state_string(musb->xceiv->state));
474                 if (devctl & MUSB_DEVCTL_HM) {
475                         void __iomem *mbase = musb->mregs;
477                         switch (musb->xceiv->state) {
478                         case OTG_STATE_A_SUSPEND:
479                                 /* remote wakeup?  later, GetPortStatus
480                                  * will stop RESUME signaling
481                                  */
483                                 if (power & MUSB_POWER_SUSPENDM) {
484                                         /* spurious */
485                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
486                                         dev_dbg(musb->controller, "Spurious SUSPENDM\n");
487                                         break;
488                                 }
490                                 power &= ~MUSB_POWER_SUSPENDM;
491                                 musb_writeb(mbase, MUSB_POWER,
492                                                 power | MUSB_POWER_RESUME);
494                                 musb->port1_status |=
495                                                 (USB_PORT_STAT_C_SUSPEND << 16)
496                                                 | MUSB_PORT_STAT_RESUME;
497                                 musb->rh_timer = jiffies
498                                                 + msecs_to_jiffies(20);
500                                 musb->xceiv->state = OTG_STATE_A_HOST;
501                                 musb->is_active = 1;
502                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
503                                 break;
504                         case OTG_STATE_B_WAIT_ACON:
505                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
506                                 musb->is_active = 1;
507                                 MUSB_DEV_MODE(musb);
508                                 break;
509                         default:
510                                 WARNING("bogus %s RESUME (%s)\n",
511                                         "host",
512                                         otg_state_string(musb->xceiv->state));
513                         }
514                 } else {
515                         switch (musb->xceiv->state) {
516                         case OTG_STATE_A_SUSPEND:
517                                 /* possibly DISCONNECT is upcoming */
518                                 musb->xceiv->state = OTG_STATE_A_HOST;
519                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
520                                 break;
521                         case OTG_STATE_B_WAIT_ACON:
522                         case OTG_STATE_B_PERIPHERAL:
523                                 /* disconnect while suspended?  we may
524                                  * not get a disconnect irq...
525                                  */
526                                 if ((devctl & MUSB_DEVCTL_VBUS)
527                                                 != (3 << MUSB_DEVCTL_VBUS_SHIFT)
528                                                 ) {
529                                         musb->int_usb |= MUSB_INTR_DISCONNECT;
530                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
531                                         break;
532                                 }
533                                 musb_g_resume(musb);
534                                 break;
535                         case OTG_STATE_B_IDLE:
536                                 musb->int_usb &= ~MUSB_INTR_SUSPEND;
537                                 break;
538                         default:
539                                 WARNING("bogus %s RESUME (%s)\n",
540                                         "peripheral",
541                                         otg_state_string(musb->xceiv->state));
542                         }
543                 }
544         }
546         /* see manual for the order of the tests */
547         if (int_usb & MUSB_INTR_SESSREQ) {
548                 void __iomem *mbase = musb->mregs;
550                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS
551                                 && (devctl & MUSB_DEVCTL_BDEVICE)) {
552                         dev_dbg(musb->controller, "SessReq while on B state\n");
553                         return IRQ_HANDLED;
554                 }
556                 dev_dbg(musb->controller, "SESSION_REQUEST (%s)\n",
557                         otg_state_string(musb->xceiv->state));
559                 /* IRQ arrives from ID pin sense or (later, if VBUS power
560                  * is removed) SRP.  responses are time critical:
561                  *  - turn on VBUS (with silicon-specific mechanism)
562                  *  - go through A_WAIT_VRISE
563                  *  - ... to A_WAIT_BCON.
564                  * a_wait_vrise_tmout triggers VBUS_ERROR transitions
565                  */
566                 musb_writeb(mbase, MUSB_DEVCTL, MUSB_DEVCTL_SESSION);
567                 musb->ep0_stage = MUSB_EP0_START;
568                 musb->xceiv->state = OTG_STATE_A_IDLE;
569                 MUSB_HST_MODE(musb);
570                 musb_platform_set_vbus(musb, 1);
572                 handled = IRQ_HANDLED;
573         }
575         if (int_usb & MUSB_INTR_VBUSERROR) {
576                 int     ignore = 0;
578                 /* During connection as an A-Device, we may see a short
579                  * current spikes causing voltage drop, because of cable
580                  * and peripheral capacitance combined with vbus draw.
581                  * (So: less common with truly self-powered devices, where
582                  * vbus doesn't act like a power supply.)
583                  *
584                  * Such spikes are short; usually less than ~500 usec, max
585                  * of ~2 msec.  That is, they're not sustained overcurrent
586                  * errors, though they're reported using VBUSERROR irqs.
587                  *
588                  * Workarounds:  (a) hardware: use self powered devices.
589                  * (b) software:  ignore non-repeated VBUS errors.
590                  *
591                  * REVISIT:  do delays from lots of DEBUG_KERNEL checks
592                  * make trouble here, keeping VBUS < 4.4V ?
593                  */
594                 switch (musb->xceiv->state) {
595                 case OTG_STATE_A_HOST:
596                         /* recovery is dicey once we've gotten past the
597                          * initial stages of enumeration, but if VBUS
598                          * stayed ok at the other end of the link, and
599                          * another reset is due (at least for high speed,
600                          * to redo the chirp etc), it might work OK...
601                          */
602                 case OTG_STATE_A_WAIT_BCON:
603                 case OTG_STATE_A_WAIT_VRISE:
604                         if (musb->vbuserr_retry) {
605                                 void __iomem *mbase = musb->mregs;
607                                 musb->vbuserr_retry--;
608                                 ignore = 1;
609                                 devctl |= MUSB_DEVCTL_SESSION;
610                                 musb_writeb(mbase, MUSB_DEVCTL, devctl);
611                         } else {
612                                 musb->port1_status |=
613                                           USB_PORT_STAT_OVERCURRENT
614                                         | (USB_PORT_STAT_C_OVERCURRENT << 16);
615                         }
616                         break;
617                 default:
618                         break;
619                 }
621                 dev_dbg(musb->controller, "VBUS_ERROR in %s (%02x, %s), retry #%d, port1 %08x\n",
622                                 otg_state_string(musb->xceiv->state),
623                                 devctl,
624                                 ({ char *s;
625                                 switch (devctl & MUSB_DEVCTL_VBUS) {
626                                 case 0 << MUSB_DEVCTL_VBUS_SHIFT:
627                                         s = "<SessEnd"; break;
628                                 case 1 << MUSB_DEVCTL_VBUS_SHIFT:
629                                         s = "<AValid"; break;
630                                 case 2 << MUSB_DEVCTL_VBUS_SHIFT:
631                                         s = "<VBusValid"; break;
632                                 /* case 3 << MUSB_DEVCTL_VBUS_SHIFT: */
633                                 default:
634                                         s = "VALID"; break;
635                                 }; s; }),
636                                 VBUSERR_RETRY_COUNT - musb->vbuserr_retry,
637                                 musb->port1_status);
639                 /* go through A_WAIT_VFALL then start a new session */
640                 if (!ignore)
641                         musb_platform_set_vbus(musb, 0);
642                 handled = IRQ_HANDLED;
643         }
645         if (int_usb & MUSB_INTR_SUSPEND) {
646                 dev_dbg(musb->controller, "SUSPEND (%s) devctl %02x power %02x\n",
647                         otg_state_string(musb->xceiv->state), devctl, power);
648                 handled = IRQ_HANDLED;
650                 switch (musb->xceiv->state) {
651                 case OTG_STATE_A_PERIPHERAL:
652                         /*
653                          * We cannot stop HNP here, devctl BDEVICE might be
654                          * still set.
655                          */
656                         break;
657                 case OTG_STATE_B_IDLE:
658                         if (!musb->is_active)
659                                 break;
660                 case OTG_STATE_B_PERIPHERAL:
661                         musb_g_suspend(musb);
662                         musb->is_active = is_otg_enabled(musb)
663                                         && musb->xceiv->gadget->b_hnp_enable;
664                         if (musb->is_active) {
665                                 musb->xceiv->state = OTG_STATE_B_WAIT_ACON;
666                                 dev_dbg(musb->controller, "HNP: Setting timer for b_ase0_brst\n");
667                                 musb_otg_timer.data = (unsigned long)musb;
668                                 mod_timer(&musb_otg_timer, jiffies
669                                         + msecs_to_jiffies(TB_ASE0_BRST));
670                         }
671                         break;
672                 case OTG_STATE_A_WAIT_BCON:
673                         if (musb->a_wait_bcon != 0)
674                                 musb_platform_try_idle(musb, jiffies
675                                         + msecs_to_jiffies(musb->a_wait_bcon));
676                         break;
677                 case OTG_STATE_A_HOST:
678                         musb->xceiv->state = OTG_STATE_A_SUSPEND;
679                         musb->is_active = is_otg_enabled(musb)
680                                         && musb->xceiv->host->b_hnp_enable;
681                         break;
682                 case OTG_STATE_B_HOST:
683                         /* Transition to B_PERIPHERAL, see 6.8.2.6 p 44 */
684                         dev_dbg(musb->controller, "REVISIT: SUSPEND as B_HOST\n");
685                         break;
686                 default:
687                         /* "should not happen" */
688                         musb->is_active = 0;
689                         break;
690                 }
691         }
693         if (int_usb & MUSB_INTR_CONNECT) {
694                 struct usb_hcd *hcd = musb_to_hcd(musb);
696                 handled = IRQ_HANDLED;
697                 musb->is_active = 1;
698                 set_bit(HCD_FLAG_SAW_IRQ, &hcd->flags);
700                 musb->ep0_stage = MUSB_EP0_START;
702                 /* flush endpoints when transitioning from Device Mode */
703                 if (is_peripheral_active(musb)) {
704                         /* REVISIT HNP; just force disconnect */
705                 }
706                 musb_writew(musb->mregs, MUSB_INTRTXE, musb->epmask);
707                 musb_writew(musb->mregs, MUSB_INTRRXE, musb->epmask & 0xfffe);
708                 musb_writeb(musb->mregs, MUSB_INTRUSBE, 0xf7);
709                 musb->port1_status &= ~(USB_PORT_STAT_LOW_SPEED
710                                         |USB_PORT_STAT_HIGH_SPEED
711                                         |USB_PORT_STAT_ENABLE
712                                         );
713                 musb->port1_status |= USB_PORT_STAT_CONNECTION
714                                         |(USB_PORT_STAT_C_CONNECTION << 16);
716                 /* high vs full speed is just a guess until after reset */
717                 if (devctl & MUSB_DEVCTL_LSDEV)
718                         musb->port1_status |= USB_PORT_STAT_LOW_SPEED;
720                 if (hcd->status_urb)
721                         usb_hcd_poll_rh_status(hcd);
722                 else
723                         usb_hcd_resume_root_hub(hcd);
725                 MUSB_HST_MODE(musb);
727                 /* indicate new connection to OTG machine */
728                 switch (musb->xceiv->state) {
729                 case OTG_STATE_B_PERIPHERAL:
730                         if (int_usb & MUSB_INTR_SUSPEND) {
731                                 dev_dbg(musb->controller, "HNP: SUSPEND+CONNECT, now b_host\n");
732                                 musb->xceiv->state = OTG_STATE_B_HOST;
733                                 hcd->self.is_b_host = 1;
734                                 int_usb &= ~MUSB_INTR_SUSPEND;
735                         } else
736                                 dev_dbg(musb->controller, "CONNECT as b_peripheral???\n");
737                         break;
738                 case OTG_STATE_B_WAIT_ACON:
739                         dev_dbg(musb->controller, "HNP: Waiting to switch to b_host state\n");
740                         musb->xceiv->state = OTG_STATE_B_HOST;
741                         hcd->self.is_b_host = 1;
742                         break;
743                 default:
744                         if ((devctl & MUSB_DEVCTL_VBUS)
745                                         == (3 << MUSB_DEVCTL_VBUS_SHIFT)) {
746                                 musb->xceiv->state = OTG_STATE_A_HOST;
747                                 hcd->self.is_b_host = 0;
748                         }
749                         break;
750                 }
752                 dev_dbg(musb->controller, "CONNECT (%s) devctl %02x\n",
753                                 otg_state_string(musb->xceiv->state), devctl);
754         }
756         if ((int_usb & MUSB_INTR_DISCONNECT) && !musb->ignore_disconnect) {
757                 dev_dbg(musb->controller, "DISCONNECT (%s) as %s, devctl %02x\n",
758                                 otg_state_string(musb->xceiv->state),
759                                 MUSB_MODE(musb), devctl);
760                 handled = IRQ_HANDLED;
762                 switch (musb->xceiv->state) {
763                 case OTG_STATE_A_HOST:
764                 case OTG_STATE_A_SUSPEND:
765                         usb_hcd_resume_root_hub(musb_to_hcd(musb));
766                         musb_root_disconnect(musb);
767                         if (musb->a_wait_bcon != 0 && is_otg_enabled(musb))
768                                 musb_platform_try_idle(musb, jiffies
769                                         + msecs_to_jiffies(musb->a_wait_bcon));
770                         break;
771                 case OTG_STATE_B_HOST:
772                         musb_hnp_stop(musb);
773                         break;
774                 case OTG_STATE_A_PERIPHERAL:
775                         musb_hnp_stop(musb);
776                         musb_root_disconnect(musb);
777                         /* FALLTHROUGH */
778                 case OTG_STATE_B_WAIT_ACON:
779                         /* FALLTHROUGH */
780                 case OTG_STATE_B_PERIPHERAL:
781                 case OTG_STATE_B_IDLE:
782                         printk(KERN_INFO "musb %s gadget disconnected.\n",
783                                 musb->gadget_driver
784                                 ? musb->gadget_driver->driver.name
785                                 : "");
786                         musb_g_disconnect(musb);
787                         break;
788                 default:
789                         WARNING("unhandled DISCONNECT transition (%s)\n",
790                                 otg_state_string(musb->xceiv->state));
791                         break;
792                 }
793         }
795         /* mentor saves a bit: bus reset and babble share the same irq.
796          * only host sees babble; only peripheral sees bus reset.
797          */
798         if (int_usb & MUSB_INTR_RESET) {
799                 handled = IRQ_HANDLED;
800                 if (is_host_capable() && (devctl & MUSB_DEVCTL_HM) != 0) {
801                         /*
802                          * Looks like non-HS BABBLE can be ignored, but
803                          * HS BABBLE is an error condition. For HS the solution
804                          * is to avoid babble in the first place and fix what
805                          * caused BABBLE. When HS BABBLE happens we can only
806                          * stop the session.
807                          */
808                         if (devctl & (MUSB_DEVCTL_FSDEV | MUSB_DEVCTL_LSDEV))
809                                 dev_dbg(musb->controller, "BABBLE devctl: %02x\n", devctl);
810                         else {
811                                 ERR("Stopping host session -- babble\n");
812                                 musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
813                         }
814                 } else if (is_peripheral_capable()) {
815                         dev_dbg(musb->controller, "BUS RESET as %s\n",
816                                 otg_state_string(musb->xceiv->state));
817                         switch (musb->xceiv->state) {
818                         case OTG_STATE_A_SUSPEND:
819                                 /* We need to ignore disconnect on suspend
820                                  * otherwise tusb 2.0 won't reconnect after a
821                                  * power cycle, which breaks otg compliance.
822                                  */
823                                 musb->ignore_disconnect = 1;
824                                 musb_g_reset(musb);
825                                 /* FALLTHROUGH */
826                         case OTG_STATE_A_WAIT_BCON:     /* OPT TD.4.7-900ms */
827                                 dev_dbg(musb->controller, "HNP: Setting timer as %s\n",
828                                                 otg_state_string(musb->xceiv->state));
829                                 musb_otg_timer.data = (unsigned long)musb;
830                                 mod_timer(&musb_otg_timer, jiffies
831                                                 + msecs_to_jiffies(100));
832                                 break;
833                         case OTG_STATE_A_PERIPHERAL:
834                                 musb_hnp_stop(musb);
835                                 break;
836                         case OTG_STATE_B_WAIT_ACON:
837                                 dev_dbg(musb->controller, "HNP: RESET (%s), to b_peripheral\n",
838                                         otg_state_string(musb->xceiv->state));
839                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
840                                 musb_g_reset(musb);
841                                 break;
842                         case OTG_STATE_B_IDLE:
843                                 musb->xceiv->state = OTG_STATE_B_PERIPHERAL;
844                                 /* FALLTHROUGH */
845                         case OTG_STATE_B_PERIPHERAL:
846                                 musb_g_reset(musb);
847                                 break;
848                         default:
849                                 dev_dbg(musb->controller, "Unhandled BUS RESET as %s\n",
850                                         otg_state_string(musb->xceiv->state));
851                         }
852                 }
853         }
855 #if 0
856 /* REVISIT ... this would be for multiplexing periodic endpoints, or
857  * supporting transfer phasing to prevent exceeding ISO bandwidth
858  * limits of a given frame or microframe.
859  *
860  * It's not needed for peripheral side, which dedicates endpoints;
861  * though it _might_ use SOF irqs for other purposes.
862  *
863  * And it's not currently needed for host side, which also dedicates
864  * endpoints, relies on TX/RX interval registers, and isn't claimed
865  * to support ISO transfers yet.
866  */
867         if (int_usb & MUSB_INTR_SOF) {
868                 void __iomem *mbase = musb->mregs;
869                 struct musb_hw_ep       *ep;
870                 u8 epnum;
871                 u16 frame;
873                 dev_dbg(musb->controller, "START_OF_FRAME\n");
874                 handled = IRQ_HANDLED;
876                 /* start any periodic Tx transfers waiting for current frame */
877                 frame = musb_readw(mbase, MUSB_FRAME);
878                 ep = musb->endpoints;
879                 for (epnum = 1; (epnum < musb->nr_endpoints)
880                                         && (musb->epmask >= (1 << epnum));
881                                 epnum++, ep++) {
882                         /*
883                          * FIXME handle framecounter wraps (12 bits)
884                          * eliminate duplicated StartUrb logic
885                          */
886                         if (ep->dwWaitFrame >= frame) {
887                                 ep->dwWaitFrame = 0;
888                                 pr_debug("SOF --> periodic TX%s on %d\n",
889                                         ep->tx_channel ? " DMA" : "",
890                                         epnum);
891                                 if (!ep->tx_channel)
892                                         musb_h_tx_start(musb, epnum);
893                                 else
894                                         cppi_hostdma_start(musb, epnum);
895                         }
896                 }               /* end of for loop */
897         }
898 #endif
900         schedule_work(&musb->irq_work);
902         return handled;
905 /*-------------------------------------------------------------------------*/
907 /*
908 * Program the HDRC to start (enable interrupts, dma, etc.).
909 */
910 void musb_start(struct musb *musb)
912         void __iomem    *regs = musb->mregs;
913         u8              devctl = musb_readb(regs, MUSB_DEVCTL);
915         dev_dbg(musb->controller, "<== devctl %02x\n", devctl);
917         /*  Set INT enable registers, enable interrupts */
918         musb_writew(regs, MUSB_INTRTXE, musb->epmask);
919         musb_writew(regs, MUSB_INTRRXE, musb->epmask & 0xfffe);
920         musb_writeb(regs, MUSB_INTRUSBE, 0xf7);
922         musb_writeb(regs, MUSB_TESTMODE, 0);
924         /* put into basic highspeed mode and start session */
925         musb_writeb(regs, MUSB_POWER, MUSB_POWER_ISOUPDATE
926                                                 | MUSB_POWER_HSENAB
927                                                 /* ENSUSPEND wedges tusb */
928                                                 /* | MUSB_POWER_ENSUSPEND */
929                                                 );
931         musb->is_active = 0;
932         devctl = musb_readb(regs, MUSB_DEVCTL);
933         devctl &= ~MUSB_DEVCTL_SESSION;
935         if (is_otg_enabled(musb)) {
936                 /* session started after:
937                  * (a) ID-grounded irq, host mode;
938                  * (b) vbus present/connect IRQ, peripheral mode;
939                  * (c) peripheral initiates, using SRP
940                  */
941                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
942                         musb->is_active = 1;
943                 else
944                         devctl |= MUSB_DEVCTL_SESSION;
946         } else if (is_host_enabled(musb)) {
947                 /* assume ID pin is hard-wired to ground */
948                 devctl |= MUSB_DEVCTL_SESSION;
950         } else /* peripheral is enabled */ {
951                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
952                         musb->is_active = 1;
953         }
954         musb_platform_enable(musb);
955         musb_writeb(regs, MUSB_DEVCTL, devctl);
957 EXPORT_SYMBOL(musb_start);
959 static void musb_generic_disable(struct musb *musb)
961         void __iomem    *mbase = musb->mregs;
962         u16     temp;
964         /* disable interrupts */
965         musb_writeb(mbase, MUSB_INTRUSBE, 0);
966         musb_writew(mbase, MUSB_INTRTXE, 0);
967         musb_writew(mbase, MUSB_INTRRXE, 0);
969         /* off */
970         musb_writeb(mbase, MUSB_DEVCTL, 0);
972         /*  flush pending interrupts */
973         temp = musb_readb(mbase, MUSB_INTRUSB);
974         temp = musb_readw(mbase, MUSB_INTRTX);
975         temp = musb_readw(mbase, MUSB_INTRRX);
979 /*
980  * Make the HDRC stop (disable interrupts, etc.);
981  * reversible by musb_start
982  * called on gadget driver unregister
983  * with controller locked, irqs blocked
984  * acts as a NOP unless some role activated the hardware
985  */
986 void musb_stop(struct musb *musb)
988         /* stop IRQs, timers, ... */
989         musb_platform_disable(musb);
990         musb_generic_disable(musb);
991         dev_dbg(musb->controller, "HDRC disabled\n");
993         /* FIXME
994          *  - mark host and/or peripheral drivers unusable/inactive
995          *  - disable DMA (and enable it in HdrcStart)
996          *  - make sure we can musb_start() after musb_stop(); with
997          *    OTG mode, gadget driver module rmmod/modprobe cycles that
998          *  - ...
999          */
1000         musb_platform_try_idle(musb, 0);
1003 static void musb_shutdown(struct platform_device *pdev)
1005         struct musb     *musb = dev_to_musb(&pdev->dev);
1006         unsigned long   flags;
1008         pm_runtime_get_sync(musb->controller);
1009         spin_lock_irqsave(&musb->lock, flags);
1010         musb_platform_disable(musb);
1011         musb_generic_disable(musb);
1012         spin_unlock_irqrestore(&musb->lock, flags);
1014         if (!is_otg_enabled(musb) && is_host_enabled(musb))
1015                 usb_remove_hcd(musb_to_hcd(musb));
1016         musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
1017         musb_platform_exit(musb);
1019         pm_runtime_put(musb->controller);
1020         /* FIXME power down */
1024 /*-------------------------------------------------------------------------*/
1026 /*
1027  * The silicon either has hard-wired endpoint configurations, or else
1028  * "dynamic fifo" sizing.  The driver has support for both, though at this
1029  * writing only the dynamic sizing is very well tested.   Since we switched
1030  * away from compile-time hardware parameters, we can no longer rely on
1031  * dead code elimination to leave only the relevant one in the object file.
1032  *
1033  * We don't currently use dynamic fifo setup capability to do anything
1034  * more than selecting one of a bunch of predefined configurations.
1035  */
1036 static short __devinitdata fifo_mode = -1;
1038 /* "modprobe ... fifo_mode=1" etc */
1039 module_param(fifo_mode, short, 0);
1040 MODULE_PARM_DESC(fifo_mode, "initial endpoint configuration");
1042 /*
1043  * tables defining fifo_mode values.  define more if you like.
1044  * for host side, make sure both halves of ep1 are set up.
1045  */
1047 /* mode 0 - fits in 2KB */
1048 static struct musb_fifo_cfg __devinitdata mode_0_cfg[] = {
1049 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
1050 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
1051 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, },
1052 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1053 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1054 };
1056 /* mode 1 - fits in 4KB */
1057 static struct musb_fifo_cfg __devinitdata mode_1_cfg[] = {
1058 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1059 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1060 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, .mode = BUF_DOUBLE, },
1061 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1062 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1063 };
1065 /* mode 2 - fits in 4KB */
1066 static struct musb_fifo_cfg __devinitdata mode_2_cfg[] = {
1067 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
1068 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
1069 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
1070 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
1071 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1072 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1073 };
1075 /* mode 3 - fits in 4KB */
1076 static struct musb_fifo_cfg __devinitdata mode_3_cfg[] = {
1077 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1078 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
1079 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
1080 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
1081 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
1082 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
1083 };
1085 /* mode 4 - fits in 16KB */
1086 static struct musb_fifo_cfg __devinitdata mode_4_cfg[] = {
1087 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512,},
1088 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512,},
1089 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512,},
1090 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512,},
1091 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512,},
1092 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512,},
1093 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 512, },
1094 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 512, },
1095 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 512, },
1096 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 512, },
1097 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 512, },
1098 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 512, },
1099 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 512, },
1100 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 512, },
1101 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 512, },
1102 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 512, },
1103 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 512, },
1104 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 512, },
1105 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 256, },
1106 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 64, },
1107 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 256, },
1108 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 64, },
1109 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 256, },
1110 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 64, },
1111 { .hw_ep_num = 13, .style = FIFO_RXTX, .maxpacket = 4096, },
1112 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1113 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1114 };
1117 /* mode 5 - fits in 8KB */
1118 static struct musb_fifo_cfg __devinitdata mode_5_cfg[] = {
1119 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512, },
1120 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512, },
1121 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512, },
1122 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512, },
1123 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512, },
1124 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512, },
1125 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 512, },
1126 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 512, },
1127 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 512, },
1128 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 512, },
1129 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 32, },
1130 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 32, },
1131 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 32, },
1132 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 32, },
1133 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 32, },
1134 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 32, },
1135 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 32, },
1136 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 32, },
1137 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 32, },
1138 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 32, },
1139 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 32, },
1140 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 32, },
1141 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 32, },
1142 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 32, },
1143 { .hw_ep_num = 13, .style = FIFO_RXTX, .maxpacket = 512, },
1144 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1145 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1146 };
1148 /* mode 6 - fits in 32KB */
1149 static struct musb_fifo_cfg __devinitdata mode_6_cfg[] = {
1150 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1151 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1152 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1153 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1154 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1155 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE,},
1156 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 64, },
1157 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 64, },
1158 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 64, },
1159 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 64, },
1160 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 64, },
1161 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 64, },
1162 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 64, },
1163 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 64, },
1164 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 64, },
1165 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 64, },
1166 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 64, },
1167 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 64, },
1168 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 256, },
1169 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 64, },
1170 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 256, },
1171 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 64, },
1172 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 256, },
1173 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 64, },
1174 { .hw_ep_num = 13, .style = FIFO_RXTX, .maxpacket = 4096, },
1175 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1176 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1177 };
1179 /*
1180  * configure a fifo; for non-shared endpoints, this may be called
1181  * once for a tx fifo and once for an rx fifo.
1182  *
1183  * returns negative errno or offset for next fifo.
1184  */
1185 static int __devinit
1186 fifo_setup(struct musb *musb, struct musb_hw_ep  *hw_ep,
1187                 const struct musb_fifo_cfg *cfg, u16 offset)
1189         void __iomem    *mbase = musb->mregs;
1190         int     size = 0;
1191         u16     maxpacket = cfg->maxpacket;
1192         u16     c_off = offset >> 3;
1193         u8      c_size;
1195         /* expect hw_ep has already been zero-initialized */
1197         size = ffs(max(maxpacket, (u16) 8)) - 1;
1198         maxpacket = 1 << size;
1200         c_size = size - 3;
1201         if (cfg->mode == BUF_DOUBLE) {
1202                 if ((offset + (maxpacket << 1)) >
1203                                 (1 << (musb->config->ram_bits + 2)))
1204                         return -EMSGSIZE;
1205                 c_size |= MUSB_FIFOSZ_DPB;
1206         } else {
1207                 if ((offset + maxpacket) > (1 << (musb->config->ram_bits + 2)))
1208                         return -EMSGSIZE;
1209         }
1211         /* configure the FIFO */
1212         musb_writeb(mbase, MUSB_INDEX, hw_ep->epnum);
1214         /* EP0 reserved endpoint for control, bidirectional;
1215          * EP1 reserved for bulk, two unidirection halves.
1216          */
1217         if (hw_ep->epnum == 1)
1218                 musb->bulk_ep = hw_ep;
1219         /* REVISIT error check:  be sure ep0 can both rx and tx ... */
1220         switch (cfg->style) {
1221         case FIFO_TX:
1222                 musb_write_txfifosz(mbase, c_size);
1223                 musb_write_txfifoadd(mbase, c_off);
1224                 hw_ep->tx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1225                 hw_ep->max_packet_sz_tx = maxpacket;
1226                 break;
1227         case FIFO_RX:
1228                 musb_write_rxfifosz(mbase, c_size);
1229                 musb_write_rxfifoadd(mbase, c_off);
1230                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1231                 hw_ep->max_packet_sz_rx = maxpacket;
1232                 break;
1233         case FIFO_RXTX:
1234                 musb_write_txfifosz(mbase, c_size);
1235                 musb_write_txfifoadd(mbase, c_off);
1236                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1237                 hw_ep->max_packet_sz_rx = maxpacket;
1239                 musb_write_rxfifosz(mbase, c_size);
1240                 musb_write_rxfifoadd(mbase, c_off);
1241                 hw_ep->tx_double_buffered = hw_ep->rx_double_buffered;
1242                 hw_ep->max_packet_sz_tx = maxpacket;
1244                 hw_ep->is_shared_fifo = true;
1245                 break;
1246         }
1248         /* NOTE rx and tx endpoint irqs aren't managed separately,
1249          * which happens to be ok
1250          */
1251         musb->epmask |= (1 << hw_ep->epnum);
1253         return offset + (maxpacket << ((c_size & MUSB_FIFOSZ_DPB) ? 1 : 0));
1256         static struct musb_fifo_cfg __devinitdata ep0_cfg = {
1257         .style = FIFO_RXTX, .maxpacket = 64,
1258 };
1260 static int __devinit ep_config_from_table(struct musb *musb)
1262         const struct musb_fifo_cfg      *cfg;
1263         unsigned                i, n;
1264         int                     offset;
1265         struct musb_hw_ep       *hw_ep = musb->endpoints;
1267         if (musb->config->fifo_mode)
1268                 fifo_mode = musb->config->fifo_mode;
1269         else if (musb->config->fifo_cfg) {
1270                 cfg = musb->config->fifo_cfg;
1271                 n = musb->config->fifo_cfg_size;
1272                 goto done;
1273         }
1275         switch (fifo_mode) {
1276         default:
1277                 fifo_mode = 0;
1278                 /* FALLTHROUGH */
1279         case 0:
1280                 cfg = mode_0_cfg;
1281                 n = ARRAY_SIZE(mode_0_cfg);
1282                 break;
1283         case 1:
1284                 cfg = mode_1_cfg;
1285                 n = ARRAY_SIZE(mode_1_cfg);
1286                 break;
1287         case 2:
1288                 cfg = mode_2_cfg;
1289                 n = ARRAY_SIZE(mode_2_cfg);
1290                 break;
1291         case 3:
1292                 cfg = mode_3_cfg;
1293                 n = ARRAY_SIZE(mode_3_cfg);
1294                 break;
1295         case 4:
1296                 cfg = mode_4_cfg;
1297                 n = ARRAY_SIZE(mode_4_cfg);
1298                 break;
1299         case 5:
1300                 cfg = mode_5_cfg;
1301                 n = ARRAY_SIZE(mode_5_cfg);
1302                 break;
1303         case 6:
1304                 cfg = mode_6_cfg;
1305                 n = ARRAY_SIZE(mode_6_cfg);
1306                 break;
1307         }
1309         printk(KERN_DEBUG "%s: setup fifo_mode %d\n",
1310                         musb_driver_name, fifo_mode);
1313 done:
1314         offset = fifo_setup(musb, hw_ep, &ep0_cfg, 0);
1315         /* assert(offset > 0) */
1317         /* NOTE:  for RTL versions >= 1.400 EPINFO and RAMINFO would
1318          * be better than static musb->config->num_eps and DYN_FIFO_SIZE...
1319          */
1321         for (i = 0; i < n; i++) {
1322                 u8      epn = cfg->hw_ep_num;
1324                 if (epn >= musb->config->num_eps) {
1325                         pr_debug("%s: invalid ep %d\n",
1326                                         musb_driver_name, epn);
1327                         return -EINVAL;
1328                 }
1329                 offset = fifo_setup(musb, hw_ep + epn, cfg++, offset);
1330                 if (offset < 0) {
1331                         pr_debug("%s: mem overrun, ep %d\n",
1332                                         musb_driver_name, epn);
1333                         return -EINVAL;
1334                 }
1335                 epn++;
1336                 musb->nr_endpoints = max(epn, musb->nr_endpoints);
1337         }
1339         printk(KERN_DEBUG "%s: %d/%d max ep, %d/%d memory\n",
1340                         musb_driver_name,
1341                         n + 1, musb->config->num_eps * 2 - 1,
1342                         offset, (1 << (musb->config->ram_bits + 2)));
1344         if (!musb->bulk_ep) {
1345                 pr_debug("%s: missing bulk\n", musb_driver_name);
1346                 return -EINVAL;
1347         }
1349         return 0;
1352 /*
1353  * ep_config_from_hw - when MUSB_C_DYNFIFO_DEF is false
1354  * @param musb the controller
1355  */
1356 static int __devinit ep_config_from_hw(struct musb *musb)
1358         u8 epnum = 0;
1359         struct musb_hw_ep *hw_ep;
1360         void *mbase = musb->mregs;
1361         int ret = 0;
1363         dev_dbg(musb->controller, "<== static silicon ep config\n");
1365         /* FIXME pick up ep0 maxpacket size */
1367         for (epnum = 1; epnum < musb->config->num_eps; epnum++) {
1368                 musb_ep_select(musb, mbase, epnum);
1369                 hw_ep = musb->endpoints + epnum;
1371                 ret = musb_read_fifosize(musb, hw_ep, epnum);
1372                 if (ret < 0)
1373                         break;
1375                 /* FIXME set up hw_ep->{rx,tx}_double_buffered */
1377                 /* pick an RX/TX endpoint for bulk */
1378                 if (hw_ep->max_packet_sz_tx < 512
1379                                 || hw_ep->max_packet_sz_rx < 512)
1380                         continue;
1382                 /* REVISIT:  this algorithm is lazy, we should at least
1383                  * try to pick a double buffered endpoint.
1384                  */
1385                 if (musb->bulk_ep)
1386                         continue;
1387                 musb->bulk_ep = hw_ep;
1388         }
1390         if (!musb->bulk_ep) {
1391                 pr_debug("%s: missing bulk\n", musb_driver_name);
1392                 return -EINVAL;
1393         }
1395         return 0;
1398 enum { MUSB_CONTROLLER_MHDRC, MUSB_CONTROLLER_HDRC, };
1400 /* Initialize MUSB (M)HDRC part of the USB hardware subsystem;
1401  * configure endpoints, or take their config from silicon
1402  */
1403 static int __devinit musb_core_init(u16 musb_type, struct musb *musb)
1405         u8 reg;
1406         char *type;
1407         char aInfo[90], aRevision[32], aDate[12];
1408         void __iomem    *mbase = musb->mregs;
1409         int             status = 0;
1410         int             i;
1412         /* log core options (read using indexed model) */
1413         reg = musb_read_configdata(mbase);
1415         strcpy(aInfo, (reg & MUSB_CONFIGDATA_UTMIDW) ? "UTMI-16" : "UTMI-8");
1416         if (reg & MUSB_CONFIGDATA_DYNFIFO) {
1417                 strcat(aInfo, ", dyn FIFOs");
1418                 musb->dyn_fifo = true;
1419         }
1420         if (reg & MUSB_CONFIGDATA_MPRXE) {
1421                 strcat(aInfo, ", bulk combine");
1422                 musb->bulk_combine = true;
1423         }
1424         if (reg & MUSB_CONFIGDATA_MPTXE) {
1425                 strcat(aInfo, ", bulk split");
1426                 musb->bulk_split = true;
1427         }
1428         if (reg & MUSB_CONFIGDATA_HBRXE) {
1429                 strcat(aInfo, ", HB-ISO Rx");
1430                 musb->hb_iso_rx = true;
1431         }
1432         if (reg & MUSB_CONFIGDATA_HBTXE) {
1433                 strcat(aInfo, ", HB-ISO Tx");
1434                 musb->hb_iso_tx = true;
1435         }
1436         if (reg & MUSB_CONFIGDATA_SOFTCONE)
1437                 strcat(aInfo, ", SoftConn");
1439         printk(KERN_DEBUG "%s: ConfigData=0x%02x (%s)\n",
1440                         musb_driver_name, reg, aInfo);
1442         aDate[0] = 0;
1443         if (MUSB_CONTROLLER_MHDRC == musb_type) {
1444                 musb->is_multipoint = 1;
1445                 type = "M";
1446         } else {
1447                 musb->is_multipoint = 0;
1448                 type = "";
1449 #ifndef CONFIG_USB_OTG_BLACKLIST_HUB
1450                 printk(KERN_ERR
1451                         "%s: kernel must blacklist external hubs\n",
1452                         musb_driver_name);
1453 #endif
1454         }
1456         /* log release info */
1457         musb->hwvers = musb_read_hwvers(mbase);
1458         snprintf(aRevision, 32, "%d.%d%s", MUSB_HWVERS_MAJOR(musb->hwvers),
1459                 MUSB_HWVERS_MINOR(musb->hwvers),
1460                 (musb->hwvers & MUSB_HWVERS_RC) ? "RC" : "");
1461         printk(KERN_DEBUG "%s: %sHDRC RTL version %s %s\n",
1462                         musb_driver_name, type, aRevision, aDate);
1464         /* configure ep0 */
1465         musb_configure_ep0(musb);
1467         /* discover endpoint configuration */
1468         musb->nr_endpoints = 1;
1469         musb->epmask = 1;
1471         if (musb->dyn_fifo)
1472                 status = ep_config_from_table(musb);
1473         else
1474                 status = ep_config_from_hw(musb);
1476         if (status < 0)
1477                 return status;
1479         /* finish init, and print endpoint config */
1480         for (i = 0; i < musb->nr_endpoints; i++) {
1481                 struct musb_hw_ep       *hw_ep = musb->endpoints + i;
1483                 if (musb->ops->flags & MUSB_GLUE_TUSB_STYLE) {
1484                         hw_ep->fifo = MUSB_TUSB_FIFO_OFFSET(i) + mbase;
1485                         hw_ep->fifo_async = musb->async +
1486                                         0x400 + MUSB_TUSB_FIFO_OFFSET(i);
1487                         hw_ep->fifo_sync = musb->sync +
1488                                         0x400 + MUSB_TUSB_FIFO_OFFSET(i);
1489                         hw_ep->fifo_sync_va = musb->sync_va + 0x400 +
1490                                         MUSB_TUSB_FIFO_OFFSET(i);
1492                         if (i == 0)
1493                                 hw_ep->conf = mbase - 0x400 + TUSB_EP0_CONF;
1494                         else
1495                                 hw_ep->conf = mbase + 0x400 +
1496                                                 (((i - 1) & 0xf) << 2);
1497                 } else {
1498                         hw_ep->fifo = MUSB_FIFO_OFFSET(i) + mbase;
1499                 }
1501                 hw_ep->regs = MUSB_EP_OFFSET(musb, i, 0) + mbase;
1502                 hw_ep->target_regs = musb_read_target_reg_base(i, mbase);
1503                 hw_ep->rx_reinit = 1;
1504                 hw_ep->tx_reinit = 1;
1506                 if (hw_ep->max_packet_sz_tx) {
1507                         dev_dbg(musb->controller,
1508                                 "%s: hw_ep %d%s, %smax %d\n",
1509                                 musb_driver_name, i,
1510                                 hw_ep->is_shared_fifo ? "shared" : "tx",
1511                                 hw_ep->tx_double_buffered
1512                                         ? "doublebuffer, " : "",
1513                                 hw_ep->max_packet_sz_tx);
1514                 }
1515                 if (hw_ep->max_packet_sz_rx && !hw_ep->is_shared_fifo) {
1516                         dev_dbg(musb->controller,
1517                                 "%s: hw_ep %d%s, %smax %d\n",
1518                                 musb_driver_name, i,
1519                                 "rx",
1520                                 hw_ep->rx_double_buffered
1521                                         ? "doublebuffer, " : "",
1522                                 hw_ep->max_packet_sz_rx);
1523                 }
1524                 if (!(hw_ep->max_packet_sz_tx || hw_ep->max_packet_sz_rx))
1525                         dev_dbg(musb->controller, "hw_ep %d not configured\n", i);
1526         }
1528         return 0;
1531 /*-------------------------------------------------------------------------*/
1533 #if defined(CONFIG_SOC_OMAP2430) || defined(CONFIG_SOC_OMAP3430) || \
1534         defined(CONFIG_ARCH_OMAP4) || defined(CONFIG_ARCH_U8500)
1536 static irqreturn_t generic_interrupt(int irq, void *__hci)
1538         unsigned long   flags;
1539         irqreturn_t     retval = IRQ_NONE;
1540         struct musb     *musb = __hci;
1542         spin_lock_irqsave(&musb->lock, flags);
1544         musb->int_usb = musb_readb(musb->mregs, MUSB_INTRUSB);
1545         musb->int_tx = musb_readw(musb->mregs, MUSB_INTRTX);
1546         musb->int_rx = musb_readw(musb->mregs, MUSB_INTRRX);
1548         if (musb->int_usb || musb->int_tx || musb->int_rx)
1549                 retval = musb_interrupt(musb);
1551         spin_unlock_irqrestore(&musb->lock, flags);
1553         return retval;
1556 #else
1557 #define generic_interrupt       NULL
1558 #endif
1560 /*
1561  * handle all the irqs defined by the HDRC core. for now we expect:  other
1562  * irq sources (phy, dma, etc) will be handled first, musb->int_* values
1563  * will be assigned, and the irq will already have been acked.
1564  *
1565  * called in irq context with spinlock held, irqs blocked
1566  */
1567 irqreturn_t musb_interrupt(struct musb *musb)
1569         irqreturn_t     retval = IRQ_NONE;
1570         u8              devctl, power;
1571         int             ep_num;
1572         u32             reg;
1574         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1575         power = musb_readb(musb->mregs, MUSB_POWER);
1577         dev_dbg(musb->controller, "** IRQ %s usb%04x tx%04x rx%04x\n",
1578                 (devctl & MUSB_DEVCTL_HM) ? "host" : "peripheral",
1579                 musb->int_usb, musb->int_tx, musb->int_rx);
1581         /* the core can interrupt us for multiple reasons; docs have
1582          * a generic interrupt flowchart to follow
1583          */
1584         if (musb->int_usb)
1585                 retval |= musb_stage0_irq(musb, musb->int_usb,
1586                                 devctl, power);
1588         /* "stage 1" is handling endpoint irqs */
1590         /* handle endpoint 0 first */
1591         if (musb->int_tx & 1) {
1592                 if (devctl & MUSB_DEVCTL_HM)
1593                         retval |= musb_h_ep0_irq(musb);
1594                 else
1595                         retval |= musb_g_ep0_irq(musb);
1596         }
1598         /* RX on endpoints 1-15 */
1599         reg = musb->int_rx >> 1;
1600         ep_num = 1;
1601         while (reg) {
1602                 if (reg & 1) {
1603                         /* musb_ep_select(musb, musb->mregs, ep_num); */
1604                         /* REVISIT just retval = ep->rx_irq(...) */
1605                         retval = IRQ_HANDLED;
1606                         if (devctl & MUSB_DEVCTL_HM) {
1607                                 if (is_host_capable())
1608                                         musb_host_rx(musb, ep_num);
1609                         } else {
1610                                 if (is_peripheral_capable())
1611                                         musb_g_rx(musb, ep_num);
1612                         }
1613                 }
1615                 reg >>= 1;
1616                 ep_num++;
1617         }
1619         /* TX on endpoints 1-15 */
1620         reg = musb->int_tx >> 1;
1621         ep_num = 1;
1622         while (reg) {
1623                 if (reg & 1) {
1624                         /* musb_ep_select(musb, musb->mregs, ep_num); */
1625                         /* REVISIT just retval |= ep->tx_irq(...) */
1626                         retval = IRQ_HANDLED;
1627                         if (devctl & MUSB_DEVCTL_HM) {
1628                                 if (is_host_capable())
1629                                         musb_host_tx(musb, ep_num);
1630                         } else {
1631                                 if (is_peripheral_capable())
1632                                         musb_g_tx(musb, ep_num);
1633                         }
1634                 }
1635                 reg >>= 1;
1636                 ep_num++;
1637         }
1639         return retval;
1641 EXPORT_SYMBOL_GPL(musb_interrupt);
1643 #ifndef CONFIG_MUSB_PIO_ONLY
1644 static int __devinitdata use_dma = 1;
1646 /* "modprobe ... use_dma=0" etc */
1647 module_param(use_dma, bool, 0);
1648 MODULE_PARM_DESC(use_dma, "enable/disable use of DMA");
1650 void musb_dma_completion(struct musb *musb, u8 epnum, u8 transmit)
1652         u8      devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1654         /* called with controller lock already held */
1656         if (!epnum) {
1657                 if (!tusb_dma_omap(musb) && !is_cppi_enabled(musb)
1658                                 && !is_cppi41_enabled(musb)) {
1659                         /* endpoint 0 */
1660                         if (devctl & MUSB_DEVCTL_HM)
1661                                 musb_h_ep0_irq(musb);
1662                         else
1663                                 musb_g_ep0_irq(musb);
1664                 }
1665         } else {
1666                 /* endpoints 1..15 */
1667                 if (transmit) {
1668                         if (devctl & MUSB_DEVCTL_HM) {
1669                                 if (is_host_capable())
1670                                         musb_host_tx(musb, epnum);
1671                         } else {
1672                                 if (is_peripheral_capable())
1673                                         musb_g_tx(musb, epnum);
1674                         }
1675                 } else {
1676                         /* receive */
1677                         if (devctl & MUSB_DEVCTL_HM) {
1678                                 if (is_host_capable())
1679                                         musb_host_rx(musb, epnum);
1680                         } else {
1681                                 if (is_peripheral_capable())
1682                                         musb_g_rx(musb, epnum);
1683                         }
1684                 }
1685         }
1687 EXPORT_SYMBOL_GPL(musb_dma_completion);
1689 #else
1690 #define use_dma                 0
1691 #endif
1693 /*-------------------------------------------------------------------------*/
1695 #ifdef CONFIG_SYSFS
1697 static ssize_t
1698 musb_mode_show(struct device *dev, struct device_attribute *attr, char *buf)
1700         struct musb *musb = dev_to_musb(dev);
1701         unsigned long flags;
1702         int ret = -EINVAL;
1704         spin_lock_irqsave(&musb->lock, flags);
1705         ret = sprintf(buf, "%s\n", otg_state_string(musb->xceiv->state));
1706         spin_unlock_irqrestore(&musb->lock, flags);
1708         return ret;
1711 static ssize_t
1712 musb_mode_store(struct device *dev, struct device_attribute *attr,
1713                 const char *buf, size_t n)
1715         struct musb     *musb = dev_to_musb(dev);
1716         unsigned long   flags;
1717         int             status;
1719         spin_lock_irqsave(&musb->lock, flags);
1720         if (sysfs_streq(buf, "host"))
1721                 status = musb_platform_set_mode(musb, MUSB_HOST);
1722         else if (sysfs_streq(buf, "peripheral"))
1723                 status = musb_platform_set_mode(musb, MUSB_PERIPHERAL);
1724         else if (sysfs_streq(buf, "otg"))
1725                 status = musb_platform_set_mode(musb, MUSB_OTG);
1726         else
1727                 status = -EINVAL;
1728         spin_unlock_irqrestore(&musb->lock, flags);
1730         return (status == 0) ? n : status;
1732 static DEVICE_ATTR(mode, 0644, musb_mode_show, musb_mode_store);
1734 static ssize_t
1735 musb_vbus_store(struct device *dev, struct device_attribute *attr,
1736                 const char *buf, size_t n)
1738         struct musb     *musb = dev_to_musb(dev);
1739         unsigned long   flags;
1740         unsigned long   val;
1742         if (sscanf(buf, "%lu", &val) < 1) {
1743                 dev_err(dev, "Invalid VBUS timeout ms value\n");
1744                 return -EINVAL;
1745         }
1747         spin_lock_irqsave(&musb->lock, flags);
1748         musb->a_wait_bcon = val;
1749         if (musb->xceiv->state == OTG_STATE_A_WAIT_BCON)
1750                 musb->is_active = 0;
1751         musb_platform_try_idle(musb, jiffies + msecs_to_jiffies(val));
1752         spin_unlock_irqrestore(&musb->lock, flags);
1754         return n;
1757 static ssize_t
1758 musb_vbus_show(struct device *dev, struct device_attribute *attr, char *buf)
1760         struct musb     *musb = dev_to_musb(dev);
1761         unsigned long   flags;
1762         unsigned long   val;
1763         int             vbus;
1765         spin_lock_irqsave(&musb->lock, flags);
1766         val = musb->a_wait_bcon;
1767         vbus = musb_platform_get_vbus_status(musb);
1768         spin_unlock_irqrestore(&musb->lock, flags);
1770         return sprintf(buf, "Vbus %s, timeout %lu\n",
1771                         vbus ? "on" : "off", val);
1773 static DEVICE_ATTR(vbus, 0644, musb_vbus_show, musb_vbus_store);
1775 /* Gadget drivers can't know that a host is connected so they might want
1776  * to start SRP, but users can.  This allows userspace to trigger SRP.
1777  */
1778 static ssize_t
1779 musb_srp_store(struct device *dev, struct device_attribute *attr,
1780                 const char *buf, size_t n)
1782         struct musb     *musb = dev_to_musb(dev);
1783         unsigned short  srp;
1785         if (sscanf(buf, "%hu", &srp) != 1
1786                         || (srp != 1)) {
1787                 dev_err(dev, "SRP: Value must be 1\n");
1788                 return -EINVAL;
1789         }
1791         if (srp == 1)
1792                 musb_g_wakeup(musb);
1794         return n;
1796 static DEVICE_ATTR(srp, 0644, NULL, musb_srp_store);
1798 static struct attribute *musb_attributes[] = {
1799         &dev_attr_mode.attr,
1800         &dev_attr_vbus.attr,
1801         &dev_attr_srp.attr,
1802         NULL
1803 };
1805 static const struct attribute_group musb_attr_group = {
1806         .attrs = musb_attributes,
1807 };
1809 #endif  /* sysfs */
1811 /* Only used to provide driver mode change events */
1812 static void musb_irq_work(struct work_struct *data)
1814         struct musb *musb = container_of(data, struct musb, irq_work);
1815         static int old_state;
1817         if (musb->xceiv->state != old_state) {
1818                 old_state = musb->xceiv->state;
1819                 sysfs_notify(&musb->controller->kobj, NULL, "mode");
1820         }
1823 /* --------------------------------------------------------------------------
1824  * Init support
1825  */
1827 static struct musb *__devinit
1828 allocate_instance(struct device *dev,
1829                 struct musb_hdrc_config *config, void __iomem *mbase)
1831         struct musb             *musb;
1832         struct musb_hw_ep       *ep;
1833         int                     epnum;
1834         struct usb_hcd  *hcd;
1836         hcd = usb_create_hcd(&musb_hc_driver, dev, dev_name(dev));
1837         if (!hcd)
1838                 return NULL;
1839         /* usbcore sets dev->driver_data to hcd, and sometimes uses that... */
1841         musb = hcd_to_musb(hcd);
1842         INIT_LIST_HEAD(&musb->control);
1843         INIT_LIST_HEAD(&musb->in_bulk);
1844         INIT_LIST_HEAD(&musb->out_bulk);
1845         INIT_LIST_HEAD(&musb->gb_list);
1847         hcd->uses_new_polling = 1;
1848         hcd->has_tt = 1;
1850         musb->vbuserr_retry = VBUSERR_RETRY_COUNT;
1851         dev_set_drvdata(dev, musb);
1852         musb->mregs = mbase;
1853         musb->ctrl_base = mbase;
1854         musb->nIrq = -ENODEV;
1855         musb->config = config;
1856         BUG_ON(musb->config->num_eps > MUSB_C_NUM_EPS);
1857         for (epnum = 0, ep = musb->endpoints;
1858                         epnum < musb->config->num_eps;
1859                         epnum++, ep++) {
1860                 ep->musb = musb;
1861                 ep->epnum = epnum;
1862         }
1864         musb->controller = dev;
1866         return musb;
1869 static void musb_free(struct musb *musb)
1871         /* this has multiple entry modes. it handles fault cleanup after
1872          * probe(), where things may be partially set up, as well as rmmod
1873          * cleanup after everything's been de-activated.
1874          */
1876 #ifdef CONFIG_SYSFS
1877         sysfs_remove_group(&musb->controller->kobj, &musb_attr_group);
1878 #endif
1880         musb_gadget_cleanup(musb);
1882         if (musb->nIrq >= 0) {
1883                 if (musb->irq_wake)
1884                         disable_irq_wake(musb->nIrq);
1885                 free_irq(musb->nIrq, musb);
1886         }
1887         if (is_dma_capable() && musb->dma_controller) {
1888                 struct dma_controller   *c = musb->dma_controller;
1890                 (void) c->stop(c);
1891                 musb->ops->dma_controller_destroy(c);
1892         }
1894         if (musb->gb_queue)
1895                 destroy_workqueue(musb->gb_queue);
1897         kfree(musb);
1900 /*
1901  * Perform generic per-controller initialization.
1902  *
1903  * @pDevice: the controller (already clocked, etc)
1904  * @nIrq: irq
1905  * @mregs: virtual address of controller registers,
1906  *      not yet corrected for platform-specific offsets
1907  */
1908 static int __devinit
1909 musb_init_controller(struct device *dev, int nIrq, void __iomem *ctrl)
1911         int                     status;
1912         struct musb             *musb;
1913         struct musb_hdrc_platform_data *plat = dev->platform_data;
1914         struct platform_device *pdev = to_platform_device(dev);
1916         /* The driver might handle more features than the board; OK.
1917          * Fail when the board needs a feature that's not enabled.
1918          */
1919         if (!plat) {
1920                 dev_dbg(dev, "no platform_data?\n");
1921                 status = -ENODEV;
1922                 goto fail0;
1923         }
1925         /* allocate */
1926         musb = allocate_instance(dev, plat->config, ctrl);
1927         if (!musb) {
1928                 status = -ENOMEM;
1929                 goto fail0;
1930         }
1932         pm_runtime_use_autosuspend(musb->controller);
1933         pm_runtime_set_autosuspend_delay(musb->controller, 200);
1934         pm_runtime_enable(musb->controller);
1936         spin_lock_init(&musb->lock);
1937         spin_lock_init(&musb->gb_lock);
1938         musb->board_mode = plat->mode;
1939         musb->board_set_power = plat->set_power;
1940         musb->min_power = plat->min_power;
1941         musb->ops = plat->platform_ops;
1942         musb->id = pdev->id;
1944         if (fifo_mode == -1)
1945                 fifo_mode = musb->ops->fifo_mode;
1947         if (musb->ops->flags & MUSB_GLUE_TUSB_STYLE) {
1948                 musb_readb = __tusb_musb_readb;
1949                 musb_writeb = __tusb_musb_writeb;
1950         } else {
1951                 musb_readb = __musb_readb;
1952                 musb_writeb = __musb_writeb;
1953         }
1955         dev_info(dev, "dma type: %s\n", get_dma_name(musb));
1957         /* The musb_platform_init() call:
1958          *   - adjusts musb->mregs and musb->isr if needed,
1959          *   - may initialize an integrated tranceiver
1960          *   - initializes musb->xceiv, usually by otg_get_transceiver()
1961          *   - stops powering VBUS
1962          *
1963          * There are various transceiver configurations.  Blackfin,
1964          * DaVinci, TUSB60x0, and others integrate them.  OMAP3 uses
1965          * external/discrete ones in various flavors (twl4030 family,
1966          * isp1504, non-OTG, etc) mostly hooking up through ULPI.
1967          */
1968         musb->isr = generic_interrupt;
1969         status = musb_platform_init(musb);
1970         if (status < 0)
1971                 goto fail1;
1973         if (!musb->isr) {
1974                 status = -ENODEV;
1975                 goto fail3;
1976         }
1978         if (!musb->xceiv->io_ops) {
1979                 musb->xceiv->io_priv = musb->mregs;
1980                 musb->xceiv->io_ops = &musb_ulpi_access;
1981         }
1983 #ifndef CONFIG_MUSB_PIO_ONLY
1984         if (use_dma && dev->dma_mask) {
1985                 struct dma_controller   *c;
1987                 if (!musb->ops->dma_controller_create) {
1988                         dev_err(dev, "no dma_controller_create for non-PIO mode!\n");
1989                         status = -ENODEV;
1990                         goto fail3;
1991                 }
1992                 c = musb->ops->dma_controller_create(musb, musb->mregs);
1993                 musb->dma_controller = c;
1994                 if (c)
1995                         (void) c->start(c);
1996         }
1997 #endif
1998         /* ideally this would be abstracted in platform setup */
1999         if (!is_dma_capable() || !musb->dma_controller)
2000                 dev->dma_mask = NULL;
2002         /* be sure interrupts are disabled before connecting ISR */
2003         musb_platform_disable(musb);
2004         musb_generic_disable(musb);
2006         /* setup musb parts of the core (especially endpoints) */
2007         status = musb_core_init(plat->config->multipoint
2008                         ? MUSB_CONTROLLER_MHDRC
2009                         : MUSB_CONTROLLER_HDRC, musb);
2010         if (status < 0)
2011                 goto fail3;
2013         /* Init IRQ workqueue before request_irq */
2014         INIT_WORK(&musb->irq_work, musb_irq_work);
2016         /* attach to the IRQ */
2017         if (request_irq(nIrq, musb->isr, 0, dev_name(dev), musb)) {
2018                 dev_err(dev, "request_irq %d failed!\n", nIrq);
2019                 status = -ENODEV;
2020                 goto fail3;
2021         }
2022         musb->nIrq = nIrq;
2023 /* FIXME this handles wakeup irqs wrong */
2024         if (enable_irq_wake(nIrq) == 0) {
2025                 musb->irq_wake = 1;
2026                 device_init_wakeup(dev, 1);
2027         } else {
2028                 musb->irq_wake = 0;
2029         }
2031         /* host side needs more setup */
2032         if (is_host_enabled(musb)) {
2033                 struct usb_hcd  *hcd = musb_to_hcd(musb);
2035                 otg_set_host(musb->xceiv, &hcd->self);
2037                 if (is_otg_enabled(musb))
2038                         hcd->self.otg_port = 1;
2039                 musb->xceiv->host = &hcd->self;
2040                 hcd->power_budget = 2 * (plat->power ? : 250);
2042                 /* program PHY to use external vBus if required */
2043                 if (plat->extvbus) {
2044                         u8 busctl = musb_read_ulpi_buscontrol(musb->mregs);
2045                         busctl |= MUSB_ULPI_USE_EXTVBUS;
2046                         musb_write_ulpi_buscontrol(musb->mregs, busctl);
2047                 }
2048         }
2050         /* For the host-only role, we can activate right away.
2051          * (We expect the ID pin to be forcibly grounded!!)
2052          * Otherwise, wait till the gadget driver hooks up.
2053          */
2054         if (!is_otg_enabled(musb) && is_host_enabled(musb)) {
2055                 struct usb_hcd  *hcd = musb_to_hcd(musb);
2057                 MUSB_HST_MODE(musb);
2058                 musb->xceiv->default_a = 1;
2059                 musb->xceiv->state = OTG_STATE_A_IDLE;
2061                 status = usb_add_hcd(musb_to_hcd(musb), -1, 0);
2063                 hcd->self.uses_pio_for_control = 1;
2064                 dev_dbg(musb->controller, "%s mode, status %d, devctl %02x %c\n",
2065                         "HOST", status,
2066                         musb_readb(musb->mregs, MUSB_DEVCTL),
2067                         (musb_readb(musb->mregs, MUSB_DEVCTL)
2068                                         & MUSB_DEVCTL_BDEVICE
2069                                 ? 'B' : 'A'));
2071         } else /* peripheral is enabled */ {
2072                 MUSB_DEV_MODE(musb);
2073                 musb->xceiv->default_a = 0;
2074                 musb->xceiv->state = OTG_STATE_B_IDLE;
2076                 status = musb_gadget_setup(musb);
2078                 dev_dbg(musb->controller, "%s mode, status %d, dev%02x\n",
2079                         is_otg_enabled(musb) ? "OTG" : "PERIPHERAL",
2080                         status,
2081                         musb_readb(musb->mregs, MUSB_DEVCTL));
2083         }
2084         if (status < 0)
2085                 goto fail3;
2087         status = musb_init_debugfs(musb);
2088         if (status < 0)
2089                 goto fail4;
2091 #ifdef CONFIG_SYSFS
2092         status = sysfs_create_group(&musb->controller->kobj, &musb_attr_group);
2093         if (status)
2094                 goto fail5;
2095 #endif
2097         dev_info(dev, "USB %s mode controller at %p using %s, IRQ %d\n",
2098                         ({char *s;
2099                          switch (musb->board_mode) {
2100                          case MUSB_HOST:                s = "Host"; break;
2101                          case MUSB_PERIPHERAL:  s = "Peripheral"; break;
2102                          default:               s = "OTG"; break;
2103                          }; s; }),
2104                         ctrl,
2105                         (is_dma_capable() && musb->dma_controller)
2106                         ? "DMA" : "PIO",
2107                         musb->nIrq);
2109         if (status == 0) {
2110                 u8 drvbuf[19];
2111                 sprintf(drvbuf, "driver/musb_hdrc.%d", musb->id);
2112                 musb_debug_create(drvbuf, musb);
2113         }
2115         musb->gb_queue = create_singlethread_workqueue(dev_name(dev));
2116         if (musb->gb_queue == NULL)
2117                 goto fail6;
2118         /* Init giveback workqueue */
2119         INIT_WORK(&musb->gb_work, musb_gb_work);
2121         return 0;
2123 fail6:
2124         destroy_workqueue(musb->gb_queue);
2126 fail5:
2127         musb_exit_debugfs(musb);
2129 fail4:
2130         if (!is_otg_enabled(musb) && is_host_enabled(musb))
2131                 usb_remove_hcd(musb_to_hcd(musb));
2132         else
2133                 musb_gadget_cleanup(musb);
2135 fail3:
2136         if (musb->irq_wake)
2137                 device_init_wakeup(dev, 0);
2138         musb_platform_exit(musb);
2140 fail1:
2141         dev_err(musb->controller,
2142                 "musb_init_controller failed with status %d\n", status);
2144         musb_free(musb);
2146 fail0:
2148         return status;
2152 /*-------------------------------------------------------------------------*/
2154 /* all implementations (PCI bridge to FPGA, VLYNQ, etc) should just
2155  * bridge to a platform device; this driver then suffices.
2156  */
2158 #ifndef CONFIG_MUSB_PIO_ONLY
2159 static u64      *orig_dma_mask;
2160 #endif
2162 static int __devinit musb_probe(struct platform_device *pdev)
2164         struct device   *dev = &pdev->dev;
2165         int             irq = platform_get_irq_byname(pdev, "mc");
2166         int             status;
2167         struct resource *iomem;
2168         void __iomem    *base;
2169         char    res_name[20];
2171         if (pdev->id == -1)
2172                 strcpy(res_name, "mc");
2173         else
2174                 sprintf(res_name, "musb%d-irq", pdev->id);
2175         irq = platform_get_irq_byname(pdev, res_name);
2177         if (pdev->id == -1)
2178                 iomem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2179         else {
2180                 sprintf(res_name, "musb%d", pdev->id);
2181                 iomem = platform_get_resource_byname(pdev, IORESOURCE_MEM,
2182                         res_name);
2183         }
2185         if (!iomem || irq <= 0)
2186                 return -ENODEV;
2188         base = ioremap(iomem->start, resource_size(iomem));
2189         if (!base) {
2190                 dev_err(dev, "ioremap failed\n");
2191                 return -ENOMEM;
2192         }
2194 #ifndef CONFIG_MUSB_PIO_ONLY
2195         /* clobbered by use_dma=n */
2196         orig_dma_mask = dev->dma_mask;
2197 #endif
2198         status = musb_init_controller(dev, irq, base);
2199         if (status < 0)
2200                 iounmap(base);
2202         return status;
2205 static int __exit musb_remove(struct platform_device *pdev)
2207         struct musb     *musb = dev_to_musb(&pdev->dev);
2208         void __iomem    *ctrl_base = musb->ctrl_base;
2209         u8 drvbuf[19];
2211         /* this gets called on rmmod.
2212          *  - Host mode: host may still be active
2213          *  - Peripheral mode: peripheral is deactivated (or never-activated)
2214          *  - OTG mode: both roles are deactivated (or never-activated)
2215          */
2216         pm_runtime_get_sync(musb->controller);
2217         musb_exit_debugfs(musb);
2218         musb_shutdown(pdev);
2219         sprintf(drvbuf, "driver/musb_hdrc.%d", musb->id);
2220         musb_debug_delete(drvbuf, musb);
2222         pm_runtime_put(musb->controller);
2223         musb_free(musb);
2224         iounmap(ctrl_base);
2225         device_init_wakeup(&pdev->dev, 0);
2226 #ifndef CONFIG_MUSB_PIO_ONLY
2227         pdev->dev.dma_mask = orig_dma_mask;
2228 #endif
2229         return 0;
2232 #ifdef  CONFIG_PM
2234 static void musb_save_context(struct musb *musb)
2236         int i;
2237         void __iomem *musb_base = musb->mregs;
2238         void __iomem *epio;
2240         if (is_host_enabled(musb)) {
2241                 musb->context.frame = musb_readw(musb_base, MUSB_FRAME);
2242                 musb->context.testmode = musb_readb(musb_base, MUSB_TESTMODE);
2243                 musb->context.busctl = musb_read_ulpi_buscontrol(musb->mregs);
2244         }
2245         musb->context.power = musb_readb(musb_base, MUSB_POWER);
2246         musb->context.intrtxe = musb_readw(musb_base, MUSB_INTRTXE);
2247         musb->context.intrrxe = musb_readw(musb_base, MUSB_INTRRXE);
2248         musb->context.intrusbe = musb_readb(musb_base, MUSB_INTRUSBE);
2249         musb->context.index = musb_readb(musb_base, MUSB_INDEX);
2250         musb->context.devctl = musb_readb(musb_base, MUSB_DEVCTL);
2252         for (i = 0; i < musb->config->num_eps; ++i) {
2253                 struct musb_hw_ep       *hw_ep;
2255                 hw_ep = &musb->endpoints[i];
2256                 if (!hw_ep)
2257                         continue;
2259                 epio = hw_ep->regs;
2260                 if (!epio)
2261                         continue;
2263                 musb_writeb(musb_base, MUSB_INDEX, i);
2264                 musb->context.index_regs[i].txmaxp =
2265                         musb_readw(epio, MUSB_TXMAXP);
2266                 musb->context.index_regs[i].txcsr =
2267                         musb_readw(epio, MUSB_TXCSR);
2268                 musb->context.index_regs[i].rxmaxp =
2269                         musb_readw(epio, MUSB_RXMAXP);
2270                 musb->context.index_regs[i].rxcsr =
2271                         musb_readw(epio, MUSB_RXCSR);
2273                 if (musb->dyn_fifo) {
2274                         musb->context.index_regs[i].txfifoadd =
2275                                         musb_read_txfifoadd(musb_base);
2276                         musb->context.index_regs[i].rxfifoadd =
2277                                         musb_read_rxfifoadd(musb_base);
2278                         musb->context.index_regs[i].txfifosz =
2279                                         musb_read_txfifosz(musb_base);
2280                         musb->context.index_regs[i].rxfifosz =
2281                                         musb_read_rxfifosz(musb_base);
2282                 }
2283                 if (is_host_enabled(musb)) {
2284                         musb->context.index_regs[i].txtype =
2285                                 musb_readb(epio, MUSB_TXTYPE);
2286                         musb->context.index_regs[i].txinterval =
2287                                 musb_readb(epio, MUSB_TXINTERVAL);
2288                         musb->context.index_regs[i].rxtype =
2289                                 musb_readb(epio, MUSB_RXTYPE);
2290                         musb->context.index_regs[i].rxinterval =
2291                                 musb_readb(epio, MUSB_RXINTERVAL);
2293                         musb->context.index_regs[i].txfunaddr =
2294                                 musb_read_txfunaddr(musb_base, i);
2295                         musb->context.index_regs[i].txhubaddr =
2296                                 musb_read_txhubaddr(musb_base, i);
2297                         musb->context.index_regs[i].txhubport =
2298                                 musb_read_txhubport(musb_base, i);
2300                         musb->context.index_regs[i].rxfunaddr =
2301                                 musb_read_rxfunaddr(musb_base, i);
2302                         musb->context.index_regs[i].rxhubaddr =
2303                                 musb_read_rxhubaddr(musb_base, i);
2304                         musb->context.index_regs[i].rxhubport =
2305                                 musb_read_rxhubport(musb_base, i);
2306                 }
2307         }
2310 static void musb_restore_context(struct musb *musb)
2312         int i;
2313         void __iomem *musb_base = musb->mregs;
2314         void __iomem *ep_target_regs;
2315         void __iomem *epio;
2317         if (is_host_enabled(musb)) {
2318                 musb_writew(musb_base, MUSB_FRAME, musb->context.frame);
2319                 musb_writeb(musb_base, MUSB_TESTMODE, musb->context.testmode);
2320                 musb_write_ulpi_buscontrol(musb->mregs, musb->context.busctl);
2321         }
2322         musb_writeb(musb_base, MUSB_POWER, musb->context.power);
2323         musb_writew(musb_base, MUSB_INTRTXE, musb->context.intrtxe);
2324         musb_writew(musb_base, MUSB_INTRRXE, musb->context.intrrxe);
2325         musb_writeb(musb_base, MUSB_INTRUSBE, musb->context.intrusbe);
2326         musb_writeb(musb_base, MUSB_DEVCTL, musb->context.devctl);
2328         for (i = 0; i < musb->config->num_eps; ++i) {
2329                 struct musb_hw_ep       *hw_ep;
2331                 hw_ep = &musb->endpoints[i];
2332                 if (!hw_ep)
2333                         continue;
2335                 epio = hw_ep->regs;
2336                 if (!epio)
2337                         continue;
2339                 musb_writeb(musb_base, MUSB_INDEX, i);
2340                 musb_writew(epio, MUSB_TXMAXP,
2341                         musb->context.index_regs[i].txmaxp);
2342                 musb_writew(epio, MUSB_TXCSR,
2343                         musb->context.index_regs[i].txcsr);
2344                 musb_writew(epio, MUSB_RXMAXP,
2345                         musb->context.index_regs[i].rxmaxp);
2346                 musb_writew(epio, MUSB_RXCSR,
2347                         musb->context.index_regs[i].rxcsr);
2349                 if (musb->dyn_fifo) {
2350                         musb_write_txfifosz(musb_base,
2351                                 musb->context.index_regs[i].txfifosz);
2352                         musb_write_rxfifosz(musb_base,
2353                                 musb->context.index_regs[i].rxfifosz);
2354                         musb_write_txfifoadd(musb_base,
2355                                 musb->context.index_regs[i].txfifoadd);
2356                         musb_write_rxfifoadd(musb_base,
2357                                 musb->context.index_regs[i].rxfifoadd);
2358                 }
2360                 if (is_host_enabled(musb)) {
2361                         musb_writeb(epio, MUSB_TXTYPE,
2362                                 musb->context.index_regs[i].txtype);
2363                         musb_writeb(epio, MUSB_TXINTERVAL,
2364                                 musb->context.index_regs[i].txinterval);
2365                         musb_writeb(epio, MUSB_RXTYPE,
2366                                 musb->context.index_regs[i].rxtype);
2367                         musb_writeb(epio, MUSB_RXINTERVAL,
2369                         musb->context.index_regs[i].rxinterval);
2370                         musb_write_txfunaddr(musb_base, i,
2371                                 musb->context.index_regs[i].txfunaddr);
2372                         musb_write_txhubaddr(musb_base, i,
2373                                 musb->context.index_regs[i].txhubaddr);
2374                         musb_write_txhubport(musb_base, i,
2375                                 musb->context.index_regs[i].txhubport);
2377                         ep_target_regs =
2378                                 musb_read_target_reg_base(i, musb_base);
2380                         musb_write_rxfunaddr(ep_target_regs,
2381                                 musb->context.index_regs[i].rxfunaddr);
2382                         musb_write_rxhubaddr(ep_target_regs,
2383                                 musb->context.index_regs[i].rxhubaddr);
2384                         musb_write_rxhubport(ep_target_regs,
2385                                 musb->context.index_regs[i].rxhubport);
2386                 }
2387         }
2388         musb_writeb(musb_base, MUSB_INDEX, musb->context.index);
2391 static int musb_suspend(struct device *dev)
2393         struct musb     *musb = dev_to_musb(dev);
2394         unsigned long   flags;
2395         u8 devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
2396         int ret = 0;
2398         spin_lock_irqsave(&musb->lock, flags);
2400         if (is_peripheral_active(musb)) {
2401                 /*
2402                  * Don't allow system suspend while peripheral mode
2403                  * is actve and cable is connected to host.
2404                  */
2405                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS
2406                                 && (devctl & MUSB_DEVCTL_BDEVICE))
2407                         ret = -EBUSY;
2408         } else if (is_host_active(musb)) {
2409                 /* we know all the children are suspended; sometimes
2410                  * they will even be wakeup-enabled.
2411                  */
2412         }
2414         spin_unlock_irqrestore(&musb->lock, flags);
2415         return ret;
2418 static int musb_resume_noirq(struct device *dev)
2420         /* for static cmos like DaVinci, register values were preserved
2421          * unless for some reason the whole soc powered down or the USB
2422          * module got reset through the PSC (vs just being disabled).
2423          */
2424         return 0;
2427 static int musb_runtime_suspend(struct device *dev)
2429         struct musb     *musb = dev_to_musb(dev);
2431         musb_save_context(musb);
2433         return 0;
2436 static int musb_runtime_resume(struct device *dev)
2438         struct musb     *musb = dev_to_musb(dev);
2439         static int      first = 1;
2441         /*
2442          * When pm_runtime_get_sync called for the first time in driver
2443          * init,  some of the structure is still not initialized which is
2444          * used in restore function. But clock needs to be
2445          * enabled before any register access, so
2446          * pm_runtime_get_sync has to be called.
2447          * Also context restore without save does not make
2448          * any sense
2449          */
2450         if (!first)
2451                 musb_restore_context(musb);
2452         first = 0;
2454         return 0;
2457 static const struct dev_pm_ops musb_dev_pm_ops = {
2458         .suspend        = musb_suspend,
2459         .resume_noirq   = musb_resume_noirq,
2460         .runtime_suspend = musb_runtime_suspend,
2461         .runtime_resume = musb_runtime_resume,
2462 };
2464 #define MUSB_DEV_PM_OPS (&musb_dev_pm_ops)
2465 #else
2466 #define MUSB_DEV_PM_OPS NULL
2467 #endif
2469 static struct platform_driver musb_driver = {
2470         .driver = {
2471                 .name           = (char *)musb_driver_name,
2472                 .bus            = &platform_bus_type,
2473                 .owner          = THIS_MODULE,
2474                 .pm             = MUSB_DEV_PM_OPS,
2475         },
2476         .probe      = musb_probe,
2477         .remove         = __exit_p(musb_remove),
2478         .shutdown       = musb_shutdown,
2479 };
2481 /*-------------------------------------------------------------------------*/
2483 static int __init musb_init(void)
2485         if (usb_disabled())
2486                 return 0;
2488         pr_info("%s: version " MUSB_VERSION ", "
2489                 "?dma?"
2490                 ", "
2491                 "otg (peripheral+host)",
2492                 musb_driver_name);
2493         return platform_driver_register(&musb_driver);
2496 /* make us init after usbcore and i2c (transceivers, regulators, etc)
2497  * and before usb gadget and host-side drivers start to register
2498  */
2499 fs_initcall(musb_init);
2501 static void __exit musb_cleanup(void)
2503         platform_driver_unregister(&musb_driver);
2505 module_exit(musb_cleanup);